Vprašanje O Ura-drevo Sinteza!

A

anwayy

Guest
Kdor pozna ura-drevo Synthesis (CTS)?
Denimo, gigantski design SoC primeru, obstaja jedro RISC cpu in številnih drugih sub-module v njej.Potem kako graditi Ura-drevo?
Ali ste graditi Sub Ura-drevo v (v) sub module ali le do CTS od najvišje ravni?
V našem primeru design, bomo CTS od najvišje ravni z SE (Ctgen), in menim, da je preveč ura so blažilniki vstavi pred pod-modulov, tako da ura-vstavljanje-zamuda tako velika.
Bi vi povej mi, kako si to naredil v tem primeru?
In to vam je samodejno CTS orodja ali ...?
Hvala!

 
Za večje načrtovanje, večja zamuda ura drevo je neizogibna,
vendar to ni pomembno, najbolj kritično vprašanje skew, ne takoj.

Za SE CTS, če ne more izpolniti minimalne skew, mora povečati
zamudo.

Če imate inhouse ura drevo design pravilo (pravilo, morajo biti
uveljaviti nekaterih inhouse orodje v ček to).Lahko po delih vašega ura
drevo v subtrees naredite najvišji ravni z "ročno", če nimate
pravilo, raje storijo vse, kar z orodjem.

mimogrede, katero različico SE / CTS si rabil?Ne vem
uspešnost najnovejšo izdajo, vendar pa tista, v SE5.0/5.1 ni dobro
za večje design.Lahko se primerja z Astro ali orodje Celestry's.

 
Torej ..
Po mojih izkušnjah pass ...
Medtem ko Astro prišla do problema, da ne more določiti vseh voilations, bo naredil nekaj neumnega delo, kot so varovalni dajo v seriji.Konec gor, lahko prinese slab rezultat.

 
Eno lahko storite, če ga uporabljate avanti je teči Jupiter CTS raziskovalec v načinu nad vašimi celotno načrtovanje in bo trajal skozi cel kup algoritmov in predlaga najboljšo izvedbo STS za vaš design.Ponavadi je blizu optimalne rešitve STS.Nato si preberite ustvarjeno poročilo in izberite najboljšo.Feed to v STS za ustvarjanje svoje drevo.

 
Vse ura uravnotežen instrument večinoma prek oblikovanja.(ne vsi flops pogovarjali drug z drugim. Na primer, ko bo debounced flop na vaši GPIO pogovorite s svojim flops v spomin na krmilnik? temveč orodje uravnoteženo svoje skew!) To je razlog, zakaj boste videli veliko zamudo na uro drevo.

 
Raje si lahko manully pot ura različnih del čipa, zlasti v bližini trda makro.V nasprotnem primeru ura ujemanje različnih brance bo stalo preveč časa.

 

Welcome to EDABoard.com

Sponsor

Back
Top