vprašanje o "define_name_rules" cmd sinteze.

[quan228228]

hočem omejiti prvi znak '\\' na ime predmetov ". Skozi sem se po poimenovanju pravilo, predmete, ime še vedno prvi znak '\\'. Zakaj? kako to resovle? define_name_rules Verilog-check_bus_indexing-dovoljena {az 0-9 _ []} \\-remove_internal_net_bus \\-flatten_multi_dimension_busses \\-first_restricted "\\ _ 0-9" Tks VM! quan228228

 

[nanda_kishore]

poskusite z uporabo omejenih {\\} v prvi ukaz sam

 

[quan228228]

[Quote = nanda_kishore] poskusite z uporabo omejenih {\\} v prvi ukaz sam [/quote] ja. Ta možnost se lahko delo. Hvala. Toda, zakaj ne option'-first_restricted "dobro delo? quan228228

 

[nanda_kishore]

Mislim, da-first_restricted ne bo šel z ukazom "define_name_rules Verilog" .. Nisem zelo prepričan, da s ... nekako .. poskusite "define_name_rules Verilog-help" za več možnosti, da gre pri tem ukazom ..

 

[quan228228]

Poročilo DC napaka: ne moremo uporabiti argument "omejeni" z "dovoljeno". Kakorkoli že, eventhough nisem dal '\\' na seznam dovoljenih, vendar ima še vedno neto netlist je ime '\\'. To je tako čudno. Vsak odgovor dobrodošel quan228228

 

[rameshsuthapalli]

Hi maja, se jih lahko uporabite dva različna poimenovanja eno pravilo omejuje z možnostjo eno z omogočajo options.first velja omejitev pravilo in jo nato pustiti rules.after, da če ste napisali ven bo orodje za odstranitev "\\" iz vaše design. zadeva, ramesh.s