VLSI oblikovanju projektnih idej za zadnje leto

[yaju1984]

Hi Jaz sem študij MTECH VLSI načrtovanje, in sem v mojem zadnjem letu. Iščem projekt teme za moj končni projekt. Ali lahko kdo nasvet za IEEE projekte, ali kateri koli drug projekt ideje? Zanima me Digital design, VHDL, Verilog. Vsaka pomoč bo apreciated.

 

[srinivasansreedharan]

Živjo, lahko poskusite z AES, ki je DataPath usmerjeno načrtovanje ali I2C, ki je krmilnik usmerjeno zasnovo. Ti so dokaj preprosta delati. Lahko pa tudi oblikovanje učinkovite ALU.

 

[somu.atluri]

SRAM načrtovanje in ureditev? Vključuje tako VHDL / Verilog, pa tudi oblikovanje nekatere celice na ravni tranzistor. To lahko storite, če razporeditev ur zanima.

 

[gliss]

Zakaj bi SRAM oblikovanje nujno vključevala tako VHDL in Verilog?

 

[somu.atluri]

Ups .. tako, mislim VHDL / Verilog in celic oblikovanje

 

[ljxpjpjljx]

poskusite narediti oblikovanje bus protokol!

 

[yaju1984]

Hvala Fantje Iščem v idej, ki jih je predlagal vse ideje v Analog dizajn? Projekt naj bi po možnosti traja eno celo leto.

 

[somu.atluri]

kaj pa ADC / DAC design. če u biti malo bolj zapletena .. PLL. Vso srečo.

 

[jaydip]

Jaz bi predlagal, da oblikujejo Intel 8255, 8237 itd modelov .. To so zelo osnovni, ampak vključuje vse kompleksnosti kdo želi imeti ... Prav tako, to so protokoli ki ste jih mora že študiral, u ni treba brati docs protokola, kot tudi .. vse najboljše ..

 

[majestic.eda]

hi yaju Mislim, I2C, SRAM oblikovanje r res dobre ideje .. vprašati anoop .. on ima nekaj materiala na "celice SRAM s zaspan tranzistorji" --- Vicky tukaj! vse najboljše d

 

[somu.atluri]

hi Vicky, sem začel delati na celice SRAM .. nikoli ni prišel čez zaspan tranzistorjev ... u lahko na kratko povem, da me Wats? in kdo je anoop, kako delati jaz njim stik,? hvala v adv.

 

[majestic.eda]

No, saj lahko u se ve, da pri oblikovanju današnji VLSI, sub-prag trenutno postane eden od glavnih dejavnikov na porabo energije, še posebej, če u oblikovanje pomnilniški čip. Tukaj je nekaj izvleček sem našel v eni od takšnih spletnih poročilo o projektu ... [Color = darkred] Da bi zmanjšali uhajanje energije v SRAM lahko, moč aktiviranja metoda se uporablja, in velik tehniko moč aktiviranja uporablja spanja tranzistorjev za nadzor sub-pragom tok. V tem projektu, so dvojni napetosti praga sprejel; normalne celice SRAM so nižjih napetostih prag in višji prag napetosti nadzor spanja tranzistorjev. Velikost spanja tranzistorjev se lahko izbere po najslabšem primeru sedanji in se uporabljajo za vsak blok. [/Color] sem imel knjigo o tej temi, ampak mislim, da sem jo izgubila .. [Size = 2] [color = # 999999] Dodano po 3 minutah: [/color] [/size] @ Somu Hey .. Poglej si tole: http://www.scribd.com/doc/23194047/32K-BIT-SLEEPY-SRAM

 

[somu.atluri]

hvala človek, povezava ima dobre informacije.