VLSI IC Design House Services

T

Thinkie

Guest
Misli Silicon ponuja načrtovanje storitev v polprevodniški industrijihttp://www.think-silicon.comDesign Services Brochure

http://www.think-silicon.com/docs/ThinkSilicon_DesignServices.pdfProject Management Brochure

http://www.think-silicon.com/docs/ThinkSilicon_ProjectManagement.pdfNaša ekipaMisli Silicij je ustanovil skupino visoko usposobljenih in izkušenih inženirjev
iz polprevodnikov in telekomunikacijskih družb s sedežem.Mi smo
zavezana, da zagotovi rešitev za najvišjo kakovost za čip design industrije.
Glede na vaše zahteve ali zapletenost naloge bomo lahko zagotovili, da
zagotavljanje strokovnih storitev na najvišji ravni.Naši inženirji so trdno razumele
zahtev industrije in celosten pristop k načrtovanju toka integriranih vezij.
<img src="http://www.think-silicon.com/images/DesignServices_flow.gif" border="0" alt=""/>

RešitveMisli Silicon zagotavljanje rešitev na naslednjih področjih v polprevodniški industriji:
Načrtovanje za Testability

Lahko zagotovi, da je vaša naprava testable do vnaprej določene stopnje pokritja.Mi lahko
Vstavljanje skeniranja verig v predhodno sintetiziranih netlist, design test krmilni tokokrogi, ustvarjati
preskusnih vzorcev in prenašalci.

Preglej Vstavi
ATPG
BSDL
JTAGSystem-on-ChipSOC (System-on-chip)
potreben precejšen trud pripravljena rešitev.Misli Silicon lahko načrtovanje popolne SOC naprava
tudi predelovalci, avtobusi, periferni I / O, tako da lahko osredotoči na svojo osnovno dejavnost
in naj vas ne skrbi preostali del sistema.

Amba Bus (APB, ASB, AHB)
ARM procesorje (ARM7TDMI, ARM926, ARM946)
Leon Procesor CPUNačin nizke porabe designBomo lahko zagotovili napravo porabi najmanjšo količino električne energije:

Ura Vratarenje
Napetost otoki
Multi VT sintezo
Power OcenaProtokoliLahko vam pomagajo z vprašanji, na naslednji protokoli:

WiFi 802.11abg
Bluetooth
PCI
PCI Express
UART, I2C, I2S, TWI
USB
PC Card
AES, DES/3DES, WEP, TKIP MIC, SHA-1 in MD5
Ethernet 10/100
SDIODesign ServicesMi lahko načrtovanje kompleksnih vezij z uporabo jezika opisa strojne opreme za zahtevane
specifikacije.

VHDL
Verilog
System VerilogStatic Timing AnalysisV današnjem nizko geometrija naprave statični časovni okvir analize bližje pogled na submicron
vprašanja, je izjemno pomembno za uspešno prijavite-off.

Static Timing Analysis
Odjaviti
OCV pregledi
SI preglediPreverjanjeMi lahko napišete, izdelanih testbenches da svojo modul.Kjer je to primerno naši
in-house BFM modulov ali od tretjih strank se lahko uporabijo preverjanje funkcij vašega
zasnova.

VIP modeli
BFM moduli
Uradno PreverjanjeCustom scriptingComplex source file, netlist in rezultat datoteke manipulacije pogosto zahteva uporabo
običaj skriptno obdelati.Mi lahko napišete skript po meri z uporabo naslednjih
jezikov.

Tcl / tk
Perl
Unix Shell
Makefiles

 

Welcome to EDABoard.com

Sponsor

Back
Top