visoke hitrosti ADC

[yagi]

Hello all,

Jaz sem oblikovanju 10b 150Msamples/sec s pomočjo pasovno širino 200Mhz.Sem bil tekoč skozi IEEE publikacij in ugotovila naslednje papirja
"10b 200Msps CMOS vzporedna cevovoda ADC" L.sumanen, Halonen.

Obstaja tehniko, imenovano "dvojno vzorčenje cevovoda ADC", v katerem se uporablja OTA ura v obeh fazah za proizvodnjo ostankov.

Imam namen prej 10b cevovoda ADC arechitectures, da bi vzorec vložek na 100MHz, tako da, če uporabljam isto OTA zdaj podvojitve vzorčenja architecure efektivne obrestne mere za vzorčenje zdaj bodo 200Msamples/sec.

Nisem prepričan, kaj bi lahko mogoče pomanjkljivosti z zgoraj pristopom za pridobitev 200Msamples/sec pogostost vzorčenja, razen izgube moči v primerjavi z ADC Halonen, navedeni zgoraj.

Prosim, povej mi, kaj je najbolje architecure za uporabo, če iščem "10b 150Msamples/sec s pomočjo pasovno širino 200Mhz".

Hvala,
Yagi

 

[sunking]

Prvi metoda je boljša.

 

[yagi]

Pozdravljeni Sunking,
Ali mislite uporabljate vzporedno cevovodni ADC architecure je boljši pristop.
Če je odgovor pritrdilen:

Prav tako želim vedeti, kaj bi lahko to mogoče, z dvojnim načinom vzorčenja tehniko, če želimo, da oblikujejo na 150 ali 200Mhz frekvenca vzorčenja.Cenim vse navedbe, ki govorijo o teh vprašanjih.

Hvala
Yagi

 

[wsy979]

pričakoval
V mislih imam isto vprašanje kot yaqi

s spoštovanjem

 

[sankudey]

Hej, sem nekoliko zmedena z originalno vprašanje, ki pravi, stopnja vzorčenja, kjer 150MSPS analogni vhod BW je 250MHz, če sem pravilno razumel.Jaz dont znanje kako analogni BW bi lahko večja od hitrosti vzorčenja.

Vsaka pot, obstaja več načinov za dosego cilja.To bo odvisno tudi od tehnologije ur uporabo.To je enako ali nižje 0.35um CMOS bi lahko šel za preproste cevovodne 1.5bit/2.5bit na fazo arhitekture.Ta je priljubljen.Če tehnologija ne more izpolniti isto, boste morda morali iti za visoke hitrosti arhitekture (lahko Zložljivi interpolacijo).Ampak spet imate zahteva 10 bitov resolucije.Če je vaš analogni vhod je 1Vpp, ločljivost pribl.1mV ki je zelo težko, zlasti za S / H.Torej boste morda morali najti nekaj možnih arhitektur ne zahteva S / H (kot Zložljivi interpolacijo - FI).Ampak mislim, FI, ne more dati 10bit resoluciji z dobro zanesljivost.Lahko gredo skozi naslednje refernces za težave streljanje namen.

1.Jun-05, JSSC, "16-bitni ...", Alfio Zanchi -> za celoten sistem: to je eden od tehnologije SiGe, lahko pa bi nekatere pojme
2.May-05, JSSC -> nekaj člankovNa dvojno vzorčenje:
Kolikor jaz vem to zahteva non-overlaping ura in je ena od bottlenec.

 

[yagi]

Pozdravljeni Sankudey,

Hvala lepa za odgovor.Jaz sem malo zmeden na vaše izjave o dvojno vzorčenje.Kako se lahko brez prekrivanja ure je omejitev.

Case 1:
Za 100Msps ADC brez dvojnega vzorčenja,
ura obdobje Tclk = 10ns; Tclk / 2 = 5ns;

Imam lahko 0.8ns of nonoverlap tem obdobju dejansko imam 4.2ns za OTA za poravnavo.

Primer 2:
Lets preučiti 200Msps ADC z dvojno vzorčenje,

Tclk = 5ns; Kot je OTA uporablja v obeh fazah, lahko še vedno 0.8ns kot nonoverlap obdobja in 4.2ns poravnave časa za OTA.

Zato z enakimi OTA, ki smo jih uporabili v Case1 in vzporedne strukture kondenzatorski okoli OTA, lahko uporabite OTA v obeh fazah za proizvodnjo ostankov.

Kaj bi bilo mogoče težave z zgoraj navedenim pristopom v zadevi 2 za pridobitev 200Msps vzorčenja hitrosti, s 100Msps OTA

Hvala
Yagi

 

[wsy979]

za yagi
za primer 2
Doudle vzorčenja tech običajno uporablja v filtrih, ΔΣ Modulatorji in cevovodni ADCS, ne da bi pospešila OTA.Ampak lahko OTA'srecovering čas vpliva podvojitev hitrosti vzorčenja.Medtem ko je dvojno vzorčenje potrebujejo več stikal, ki lahko proizvede več izkrivljanja pri T / H.

naslednji dokumenti lahko pomagajo u

[1] TC Choi, RW Brodersen, Premisleki za High-Frequency
Switched-Capacitor Ladder Filtri, IEEE Trans.Circuits and Systems, vol.
CAS-27, pp.545 552, junij 1980.
[2] D. Senderowicz, G. Nicollini, S. Pernici, A. Nagari, P. Confalonieri, C.
Dallavalle, Low-Voltage Double-Vzorčeni Converters, IEEE J. Solid --
Država Circuits, vol.32, pp.1907 1909, december 1997.
[3] S. Bazarjani, M. Snelgrove, 40 MHz Double-Vzorčeni SC Bandpass
Modulator, v Proc.IEEE International Symposium on Circuits in Sys -
pomorejo, 1997, str.73 76.
[4] W. Bright, 8b 75MSample / s 70mWParallel cevovodni ADC vtkanimi
Double Vzorčenje v letu 1998 IEEE International Solid-State Circuits daje -
nega, Dig.Tech.Pap., Str.146 147, 1998.ur, in za primer 1, prekrivanje rok ura je precej manj kot 0.8ns, 4.2ns in je dovolj za OTA za poravnavo, če 1V-Vpp in 100MHz hitrosti.Dodano po 15 minutah:Če želite yaqi

Opazil sem, da si preberete papir
"10b 200Msps CMOS vzporedna cevovoda ADC"
in got zbegan z dvojnim načinom vzorčenja.
pa mislim T / H 's OTA ne deluje pri 100MHz.Papir predstavlja paralled cevovodni ADC, tako da je vsaj 2 rezini cevovodni ADC, kar pomeni vsak kos delujejo pri 100MHz.Kot rezultat, dvojno vzorčenje T / H se je podvojilo obremenitve.Ta izziv oblikovanja veliko.

s spoštovanjem

 

[yagi]

Hi wsy979,

Najlepša hvala za odgovor izrecno.Sem vzel veliko časa za branje teh dokumentov.Lahko bi razumel morebitne probleme skrbno približno v času načrtovanja.Vendar nisem mogel razumeti, kaj hitrosti in reševanja ne omejujejo peformance za ADC.Torej še vedno ne more priti do zaključka o tem, kaj je arhitektura, ki najbolj ustreza moji specifikacijami.

"10b 150MSPS Analog bandwidth = 200Mhz, Imax = 120mA".

Kakšna bi bila najboljša izbira med naslednjim:

1.Dvojna Vzorčenje arhitekture.
2.Vzporedni plinovod ADC s časom 2 kompletov cevovodni ADCS
3.Standard 1.5b/stage Pipeline ADC.
4.Vse drugo.

Sklicevanje na zelo visoke hitrosti in visoko ločljivost ADC bo v veliko pomoč mi.

Prav tako imam vprašanje o vašem naslednjo izjavo:

"Da yaqi

Opazil sem, da si preberete papir
"10b 200Msps CMOS vzporedna cevovoda ADC"
in got zbegan z dvojnim načinom vzorčenja.
pa mislim T / H 's OTA ne deluje pri 100MHz.Papir predstavlja paralled cevovodni ADC, tako da je vsaj 2 rezini cevovodni ADC, kar pomeni vsak kos delujejo pri 100MHz.Kot rezultat, dvojno vzorčenje T / H se je podvojilo obremenitve.Ta izziv oblikovanja veliko.
"

V dokumentu je uporabil 4 vzporedno dvojno vzorčenje cevovoda ADC, vendar dvojno vzorčenje T / H bo naložen s samo eno ADC kadarkoli.Razumem, da bo preveč ur, kar bi povečalo zapletenost.Hvala za delitev dragocene informacije,
Yagi

 

[wsy979]

Dragi Yaqi
kar sem rekel je drugačen s papirjem za Bright, je uporabljal eno s / h za posamezno rezino, vendar sem razmišljal o le ena s / h za vožnjo ADC vse rezina.

 

[sankudey]

Hi Yagi,
Ne vem, ali ste že šle skozi referenc za višje ADCS resolucije.Imam zelo malo točk, dodati Navedene razprave ...

1.Ali ste preverili, ali bi ur tehnologije izpolnjujejo zahteve 200MSPS tudi brez uvedbe dvojnega vzorčenja ..... Poznam nekaj mojega prijatelja početje 1.5b na fazo cevovodni ADC za 200 MSPS ... gredo z navadno cevovodni arhitekture ... . vendar je njihova tehnologija 0.25um ... zakaj ur primeru 0.35um .....

==> Stvar je, da če bi lahko mee vse druge spec za ADC (kot resolucije in s tem DNL / INL / SNR / SFDR itd itd), na pravi x-samples/second, nato pa z dvojnim načinom vzorčenja, boste verjetno lahko acieve isti spec (lahko je malo razgradi) ob 2x-samples/second z uvedbo dveh ADCS vzporedno in nastop časa medprostor ...... lahko, bi lahko u predvidevajo zgoraj za ur tech.withou tem polno nalogo, toda nekatere bloke u že izdelane in še nekaj izračunov .......Obstaja več dejavnikov določa tiste arhitekture, ki se folloed .... Po mojem mnenju, boste morda morali iti za cevovodne (1.5bit ali 3 na satge bit itd), in ne kompletov ...je lahko T / H zahteva dvojno vzorčenje .... še enkrat, nisem delal z državami nečlanicami overlaping ure ... torej ne more določiti veliko težav iste ....

Vse najboljše,
sankudey

 

[ydada]

Sem že študiral nekaj dvojnega vzorčenja, in se izvaja čip

za 10-bitno 200ms / s cevovodni ADC za moj gospodar stopnjo.Najprej, dvojne

vzorčenje (vzporedno) cevovodni ADC je malo drugačna od tiste časa medprostor.

Za časa medprostor tipa, ki jo potrebuje več kanalov za povečanje skupnega vzorčenje

stopnje, in dejansko površino in moč se porabi več in več.Vendar,

dvojna tehnika vzorčenja ni mogoče uporabiti le v S / H, ampak tudi v MDAC vsakega

faza z ota deli z dva kanala.samo stikala in kape je treba

povečala.Toda časa skew razgradijo SFDR in SNDR.