VHDL za pretvorbo shematskimi

[TekUT]

Dear all,
Vem, da je običajno, da so shematično VHDL prevod, vendar sem z začetkom v učenje tega jezika in me zanima, če uporabljate Modelsim ali druge programske opreme je način pokazati, v shematični način kot ekvivalent predhodno pisno VHDL kodo .

Hvala vnaprej

Powermos

 

[Black Jack]

Živjo

Lahko opazujejo, kako kodo, izvedenih po letu Synthesys (RTL) Kraj in `n` Route (Post-Fit).See CPLD / FPGA prodajalci mehko.

 

[Eugen_E]

Active HDL iz Aldec lahko storite.

 

[Atena]

TekUT wrote:

Dear all,

Vem, da je običajno, da so shematično VHDL prevod, vendar sem z začetkom v učenje tega jezika in me zanima, če uporabljate Modelsim ali druge programske opreme je način pokazati, v shematični način kot ekvivalent predhodno pisno VHDL kodo .Hvala vnaprejPowermos

 

[KHOUBEIB]

živjo

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Nasmeh" border="0" />

, Lahko uporabite altium oblikovalec, pred kratkim sem se naučila, da lahko to vrste konverzij

<img src="http://www.edaboard.com/images/smiles/icon_wink.gif" alt="Wink" border="0" />

 

[AdvaRes]

Preizkusite Visual IP oblikovalec.

 

[jene2in]

Jaz raba Design Compiler

 

[craftor]

Qu (ar) lahko tusII delati to tudi.