VHDL? Verilog? Verilog-A? Verilog-AMS?

  • Thread starter Beardolphinaries
  • Start date
B

Beardolphinaries

Guest
Živjo, lahko kdo povedal, kaj je razlika med VHDL, Verilog, Verilog-A in Verilog-AMS prosim? Thanks a lot.
 
Dragi Beardolphinaries: Mislim, da: VHDL / Verilog: za digitalno oblikovanje in mešani način simulirati Verilog-A: za analogni oblikovalec, ni dobra ideja za mešani način način simulirajo mpig
 
Pozdravljeni, VHDL in Verilog so konkurenti in obe sta za digitalno obliko. Z Verilog-A lahko program v vašem analogni zasnovo nekaterih ideal digitalni celic. Verilog-AMS je za mešano simulacije. olzanin
 
Uporabljam Verilog za povsem digitalno stvari. VHDL se uporablja predvsem v Evropi in na Japonskem. Ne toliko v ZDA. Verilog-A za model analogne stvari, ko moram hitro sim čas. Ali se ne uporablja Verilog-AMS še ampak mislim, da Verilog je podmnožica AMS.
 

Welcome to EDABoard.com

Sponsor

Back
Top