vhdl koda za serijsko komunikacijo

[j hemangini]

Imam te serijske na serijska številka iz vhdl, ampak prosim povej mi kako bo delovalo.Ker jaz nisem še nobenega odgovora.Pravzaprav bi rad o tem vozilu z HyperTerminala in želijo prikazovati na LCD, kaj im pisanje o HyperTerminala.
Če nekdo ima kode za potem prosim, da post.
Hvala.

 

[kvingle]

če je oznaka ....?

 

[j hemangini]

To je oznaka, ki sem dobil na moj mail id.

/////////////////////////////

library IEEE;
Uporaba ieee.std_logic_1164.all;

Podjetje Siso je
pristanišča (CLK: v std_logic;
RST: v std_logic;
s_in: v std_logic;
s_out: ven std_logic);
end Siso;

arhitektura s1 z Siso je
začeti
procesa (CLK, RST, greh)
začeti
if (RST = \'0 \ '), potem
soutěž <= 1 \ "B0;
elsif (CLK = \'1 \ 'in CLK \ "dogodka), potem
soutěž <= greh;
konca, če;
koncu postopka;
end s1;

 

[kvingle]

j hemangini wrote:

Imam te serijske na serijska številka iz vhdl, ampak prosim povej mi kako bo delovalo.
Ker jaz nisem še nobenega odgovora.
Pravzaprav bi rad o tem vozilu z HyperTerminala in želijo prikazovati na LCD, kaj im pisanje o HyperTerminala.

Če nekdo ima kode za potem prosim, da post.

Hvala.

 

[j hemangini]

Sem uporabil to kodo odstranitvijo te nezaželene syntex '\'.Potem mi povejte, kaj bo, če uporabljam to kodo?Ker me ne bo, ali se lahko, da me ne razume vsak odgovor.In če u lahko mi kodo za moj problem, potem prosim, pomagaj mi.
Hvala.

 

[kvingle]

Kaj misliš s tem, da ne bo nobenega odgovora,

če simulirati to kodo potem boš dobil a signal z zamudo enega CLK.To je tisto, kar je Siso strojne naj storim.

tako s_out bo zapoznelo različico S_in.

kaj je potrebno za serijsko komunikacijo je UART.lahko najdete kodo na UART www.opencores.org.

 

[j hemangini]

Ok, I poiskati kodo za to spletno stran.Hvala za informacije.

 

[j hemangini]

Zdravo kvingle,
Jaz ne bi mogel dobiti nobenih VHDL kodo za UART na spletni strani WWW.OPENCORES.org.
Imam tudi ustvarili svoj račun na tej spletni strani.Prosim povej mi kako lahko ugotovim, da je koda.

 

[kvingle]

http://www.opencores.org/projects.cgi/web/uart/overview

 

[j hemangini]

Ali je ta vrsta komuniciranja je mogoče v Spartan-3a starter kit?Nisem še uart v tem kompletu.

 

[kvingle]

da.Možno je, v kompletu so si ob ... ti bi moral imeti RS-232 port (DB-9) Priključek je že nameščena na PCB.sklicuje na dokumentacijo za vaš komplet vedeti o RxD, Txd pin podrobnosti ..

 

[sree205]

Običajno Siso naj sprejmejo serijski vhodno in pošlje serijske proizvodnje.Glede na zamude, ki jih potrebujete med Ur input in output, v širino register uporablja razlikujejo preveč.

Na primer, če u želite imeti 8 Taktni impulz ur zamude med input in output, uporabite 8-bit shift register, če je input hranijo v LSB in proizvodnje se vzame od MSB ali obratno

 

[j hemangini]

Imam vhdl kodo.Ta povezava je bila res zelo koristna za mene.

.

Ampak zdaj ga zamenjali, da to, kar bi moral biti pin outs za IntRx_N, IntTx_N, naslov (1 0), DataIn (7 0), DataOut (7 0), itd.Ker nisem mogel najti pinouts vseh teh.Vem samo pinouts za RxD & TxD.