VHDL in verilog združene v Xilinx

[grittinjames]

hai le za zabavo jaz napisal program, ki vsebuje nekatere module verilog in nekaj VHDL

to mi dal ustrezno shematic,

ampak si se potrudil, da simulira USING modelsim bilo odobreno, mi pove, da je napaka različica podpira le ena HDL

je kateri koli način, da se prepreči

 

[nxtech]

Edini način, da zaslužiti okrog to s ModelSim je nadgraditi na različico PE.