verilog - poizvedba

H

hariharan4000

Guest
Živjo
sem imel vprašanje v verilog v intervjuju.torej ..

Če uporabljate ur, če ugnezdena-drug izjave v kodo in u našli nekaj težav s časom.
V tem primeru, kako se bo u spremeniti kodo (problem s ugnezdeni če-else).

Plz me rešitev ..

Haran

 
spremenite ugnezdenih če elsif v procesu ustvarila.ali poskusite uporabiti vzporedno primeru, če logiko dopušča.

 
"če-sicer" bo sintetizirani na prednostno raven vezje;
nasprotno, "primer" bo sintetizirani na vzporedno vezje.

 

Welcome to EDABoard.com

Sponsor

Back
Top