večkombinacijskih Loops ustvarjene v RTL Compiler

[seanigang]

Živjo!Med uporabo sinteze RTL Compiler, je bilo ugotovljeno, večkombinacijskih zanke v mojem design.Kot kakšen log datoteko pravi, orodje za invalide jih izbrišejo več hierarhične primerih, potem dodajo zanke kršitelje.Sem simuliranih ustvarjeni netlist in našel napake na izhod valovne oblike.Zdaj, moja vprašanja so:

-Kaj se zgodi, da dejansko strojne opreme / shematskimi, ko so bili ti večkombinacijskih zank invalide?Ali orodje zbriše signale, modulov, primeri, vključenih v večkombinacijske zanka?

-Vse nasvete, kako narediti te stvari, kajne?Vsaka pomoč je zelo uvaževati.TIA

 

[aravind]

Hi Seanigang,
Večkombinacijske zanke so razdeljene z dodajanjem blažilniki z zlomljenimi lok (i / p, da o / p).To se naredi za čas namen.RTL sestavljač časa bo motor ne vstavite glavnik.zanka stikala.

Ni odnos s Comb.zanka razbijalec s črtanjem stopnji / signal / modul.

Za nadzor izbris stopnji pls uporabo po atribut

set_attr delete_unloaded_ins false /
set_attr delete_unloaded_seqs false /

Hvala
Aravind