S
seeya
Guest
Ko oblikovalci razpravljajo o problemih vključevanja v sistemu-on-chip, na splošno govori o zapletenih funkcionalnih blokov logiko, jeder procesor, spomin na stotine primerov in podobno.Če sem / gets O obravnavani na vse, je navadno kot postransko dejavnost.To pristranskosti lahko ima slabosti, še posebej, če I / O topologije ni skrbno premisliti pri načrtovanju ali tla, če vpliva pad z obročem na distribuciji in porabi električne energije ni bilo pričakovati.
Toda ko SoC gre za širokopasovno preklapljanje čip, skupno pasovno širino zahteval od I / O blazinice lahko ogromna.I / O blokov sami lahko najbolj pomemben zunanji intelektualne lastnine v načrtovanje, in vse, kar je lahko odvisna od njihovega uspešnega vključevanja na čipu.
To je bil gotovo primer, ko internet Machines proizvedeno čip stikalo SE200.Naprava je RAM na osnovi 64-by-64-port nonblocking Prečka, ravnanje skupni hitrostjo prenosa podatkov do 200 Gbits / sekundo.Če želite to narediti, da naprava zahteva 64 primerov 3-Gbit / s I / O vrata.
IM licenco serijsko celico z vgrajenim serializer / deserializer (serdes) iz Rambus Inc, ki so rešili takoj problem pin elektronike, vendar je bil šele začetek procesa vključevanja.
Po OP je licenco, številna vprašanja, je bilo treba obravnavati vzporedno.Pri teh hitrostih, postavitev, ki je omogočala pretok podatkov med I / O celice in celice, ki povezujejo na die je seveda bistvenega pomena.Morda je manj očitno, da ta signal toka ni začetka in konca na die: celotno pot, vključno vezja, udarec, paket in umre, je bilo treba vzoru za zagotovitev celovitosti podatkov.
"Floor načrtovanje je resen problem," je dejal direktor razvoja ASIC Todd Khacherian."Imeli smo, da se 16 Rambus makre na smrt, ampak pustite prostor za spremljevalne logiko, stikalo tkanine in drugi I / Os. In smo morali določiti Čvoruga konfiguracijo, ki bi zagotovil ustrezno razmik za signal pins. Je potrebno precej nekaj iteracij priti umreti, paket in postavitve na krovu, vsi skupaj, da izpolnjujejo zahteve iz teh signalov. "
Prav tako je bil signal trase edino vprašanje na ravni tlorisa.Moč in ker je bilo treba zagotoviti za makre, ki vzgajajo vprašanja, koliko bi bil udarec potrebna (vprašanje, ki sodelujejo ocenjene sedanje profilov, paket in board induktivnost), kjer bi bilo treba dati udarec (ki seveda vpliva signal umestitve vprašanje) in koliko bi bila nevezanost potrebno.Za moč usmerjanja, oblikovanja ekipe odločil za večje pretiravanje, šele v obstati varen.
Da bi ekipa bolj vpliv na slednjem področju, IM razporejenih par orožja.Ena je bila uporaba notranjih kapacitivnosti paketa-sovražnik signal celovitosti, za zagotovitev oskrbe nevezanosti.Drugi je bil razviti kondenzatorja ločitev celic po meri, ki se uporabljajo kovinski-1 v obliki skromnejše kondenzatorja vrednosti.Te celice so določena v večjem delu ostane prostor po logiki celic je bilo dano, sčasoma pokriva velik delež celotne površine die in zagotavlja precej košček od pomoč pri nevezanosti problem.
Zapri oči na uroDrugo resno vprašanje za vse vrste sinhronega I / O makre pri teh hitrostih je ura usmerjanje.Ne samo, da obstajajo očitne skew vprašanj, vendar celice Rambus-spet, kot vsako celico z zelo hitro serdes, je zelo tesen specifikacij o referenčnih Treperenje uro."To je ura razdelitev res velik posel,« je pripomnil IM Vice President of engineering Chris Haywood.
Zdi se, da pozornost, izplačala, glede na višji strojni oblikovalec Tim Bakken."Prvi rezultati v laboratorij na tresenja in hrupa dobave videti dobro. In mimogrede, čeden orodij lahko dobimo zdaj za karakterizacijo Treperenje so zelo koristna."
Končno, design status kot eno od zgodnjih aplikacij livarne Taiwan Semiconductor Manufacturing Co 's 130-nanometrov LV nizko k procesu, ki nekaj zanimivih trenutkov."Hitrost Jedro logika zahteva ta proces," je dejal Haywood."Vendar pa smo bili dovolj zgodaj, da [ji], da nekatere livarne modelov Spice niso bili zreli, in celice Rambus še nikoli ni videl dela silicija v tem procesu pred. Smo dvojno preveri vse in končal objekt v veliko rezerve, ko smo ne more biti prepričan. "
Nizko k možnost izkazala vprašanje dveh vrst.Na pozitivni strani, če je dodan kapital za usmerjanje visoke hitrosti sledi signala med celicami Rambus in celice so se pogovarjali.Po drugi strani pa je bilo vprašanj o zanesljivosti nizko k material na umre tako velika kot SE200."Bili smo potiskanje stvari, za takrat," je dejal Khacherian.
Kombinacija nege, overdesign, čist čas makrov Rambus in Magma časovni pogon kraj in pot se zdi, da je delo končano, saj SE200 išče dobro v laboratoriju.Čip stoji kot ilustracija, da je včasih pomemben del načrtovanja naloge namenjene iti v I / O.
Toda ko SoC gre za širokopasovno preklapljanje čip, skupno pasovno širino zahteval od I / O blazinice lahko ogromna.I / O blokov sami lahko najbolj pomemben zunanji intelektualne lastnine v načrtovanje, in vse, kar je lahko odvisna od njihovega uspešnega vključevanja na čipu.
To je bil gotovo primer, ko internet Machines proizvedeno čip stikalo SE200.Naprava je RAM na osnovi 64-by-64-port nonblocking Prečka, ravnanje skupni hitrostjo prenosa podatkov do 200 Gbits / sekundo.Če želite to narediti, da naprava zahteva 64 primerov 3-Gbit / s I / O vrata.
IM licenco serijsko celico z vgrajenim serializer / deserializer (serdes) iz Rambus Inc, ki so rešili takoj problem pin elektronike, vendar je bil šele začetek procesa vključevanja.
Po OP je licenco, številna vprašanja, je bilo treba obravnavati vzporedno.Pri teh hitrostih, postavitev, ki je omogočala pretok podatkov med I / O celice in celice, ki povezujejo na die je seveda bistvenega pomena.Morda je manj očitno, da ta signal toka ni začetka in konca na die: celotno pot, vključno vezja, udarec, paket in umre, je bilo treba vzoru za zagotovitev celovitosti podatkov.
"Floor načrtovanje je resen problem," je dejal direktor razvoja ASIC Todd Khacherian."Imeli smo, da se 16 Rambus makre na smrt, ampak pustite prostor za spremljevalne logiko, stikalo tkanine in drugi I / Os. In smo morali določiti Čvoruga konfiguracijo, ki bi zagotovil ustrezno razmik za signal pins. Je potrebno precej nekaj iteracij priti umreti, paket in postavitve na krovu, vsi skupaj, da izpolnjujejo zahteve iz teh signalov. "
Prav tako je bil signal trase edino vprašanje na ravni tlorisa.Moč in ker je bilo treba zagotoviti za makre, ki vzgajajo vprašanja, koliko bi bil udarec potrebna (vprašanje, ki sodelujejo ocenjene sedanje profilov, paket in board induktivnost), kjer bi bilo treba dati udarec (ki seveda vpliva signal umestitve vprašanje) in koliko bi bila nevezanost potrebno.Za moč usmerjanja, oblikovanja ekipe odločil za večje pretiravanje, šele v obstati varen.
Da bi ekipa bolj vpliv na slednjem področju, IM razporejenih par orožja.Ena je bila uporaba notranjih kapacitivnosti paketa-sovražnik signal celovitosti, za zagotovitev oskrbe nevezanosti.Drugi je bil razviti kondenzatorja ločitev celic po meri, ki se uporabljajo kovinski-1 v obliki skromnejše kondenzatorja vrednosti.Te celice so določena v večjem delu ostane prostor po logiki celic je bilo dano, sčasoma pokriva velik delež celotne površine die in zagotavlja precej košček od pomoč pri nevezanosti problem.
Zapri oči na uroDrugo resno vprašanje za vse vrste sinhronega I / O makre pri teh hitrostih je ura usmerjanje.Ne samo, da obstajajo očitne skew vprašanj, vendar celice Rambus-spet, kot vsako celico z zelo hitro serdes, je zelo tesen specifikacij o referenčnih Treperenje uro."To je ura razdelitev res velik posel,« je pripomnil IM Vice President of engineering Chris Haywood.
Zdi se, da pozornost, izplačala, glede na višji strojni oblikovalec Tim Bakken."Prvi rezultati v laboratorij na tresenja in hrupa dobave videti dobro. In mimogrede, čeden orodij lahko dobimo zdaj za karakterizacijo Treperenje so zelo koristna."
Končno, design status kot eno od zgodnjih aplikacij livarne Taiwan Semiconductor Manufacturing Co 's 130-nanometrov LV nizko k procesu, ki nekaj zanimivih trenutkov."Hitrost Jedro logika zahteva ta proces," je dejal Haywood."Vendar pa smo bili dovolj zgodaj, da [ji], da nekatere livarne modelov Spice niso bili zreli, in celice Rambus še nikoli ni videl dela silicija v tem procesu pred. Smo dvojno preveri vse in končal objekt v veliko rezerve, ko smo ne more biti prepričan. "
Nizko k možnost izkazala vprašanje dveh vrst.Na pozitivni strani, če je dodan kapital za usmerjanje visoke hitrosti sledi signala med celicami Rambus in celice so se pogovarjali.Po drugi strani pa je bilo vprašanj o zanesljivosti nizko k material na umre tako velika kot SE200."Bili smo potiskanje stvari, za takrat," je dejal Khacherian.
Kombinacija nege, overdesign, čist čas makrov Rambus in Magma časovni pogon kraj in pot se zdi, da je delo končano, saj SE200 išče dobro v laboratoriju.Čip stoji kot ilustracija, da je včasih pomemben del načrtovanja naloge namenjene iti v I / O.