P
Prototyp_V1.0
Guest
To bi se na konico output, ko gre 0-1.Vendar bo tudi konico, ko sega 1-0.
Ko gre za visoke, "(uporablja", kot je ni tukaj), je že veliko, in rezultati morajo iti hih za delček sekunde, medtem ko "gre nizko.
Toda v drugem primeru, nisem čisto prepričan, da je.Recite to-signal ni povsem oblikovana in traja malo časa za spremembo od visokih na nizke.Kaj pa potem?
Moja Očitno je, da lahko pride do konico odvisno, kdaj inverter "mislijo", je majhna v primerjavi, ko vnos in vrata "mislijo", je nizka.
Kaj pa uporabljate dva redna ttl vrata?
Vsak misli?Boljše vezja?
Ko gre za visoke, "(uporablja", kot je ni tukaj), je že veliko, in rezultati morajo iti hih za delček sekunde, medtem ko "gre nizko.
Toda v drugem primeru, nisem čisto prepričan, da je.Recite to-signal ni povsem oblikovana in traja malo časa za spremembo od visokih na nizke.Kaj pa potem?
Moja Očitno je, da lahko pride do konico odvisno, kdaj inverter "mislijo", je majhna v primerjavi, ko vnos in vrata "mislijo", je nizka.
Kaj pa uporabljate dva redna ttl vrata?
Vsak misli?Boljše vezja?