Timing Zaključek

P

potres

Guest
Živjo.Ko govorimo o času zaprtja na front-end design, običajno kakšen tehnik pa kdo uporabi za zmanjšanje pot zamudo? Od arhitekture do vrat ravni.
za primer, ko jaz upanje svoj sistem, ki poteka na 500M, vendar po sinteza je preprosto 200M,
kaj storiti glede tega, saj hitrost je kritično, kaj pa korakih doseči to?

 
Potres je napisal:

Živjo.
Ko govorimo o času zaprtja na front-end design, običajno kakšen tehnik pa kdo uporabi za zmanjšanje pot zamudo? Od arhitekture do vrat ravni.

za primer, ko jaz upanje svoj sistem, ki poteka na 500M, vendar po sinteza je preprosto 200M,

kaj storiti glede tega, saj hitrost je kritično, kaj pa korakih doseči to?
 
Hej, kaj hočem reči je, da optimizirate modela na ravni RTL ali obove ali spodaj (vrata), donn't skrbi fizično obliko.in tudi za kodiranje za optimizacijo

 
You problem je preveč splošno.Toliko tehnik za zmanjšanje cirtical pot, kot je dodajanje več vzporedno delovanje enot, seštevanje več plinovod stopnjah itd ...

 
boste uporabili napačno naziv "časovni clusure".da ne gre za čas zaprtja, gre za čas delovanja.

 
eexuke wrote:

You problem je preveč splošno.
Toliko tehnik za zmanjšanje cirtical pot, kot je dodajanje več vzporedno delovanje enot, seštevanje več plinovod stopnjah itd ...
 
svoj front-end pomeni po sintezi, lahko pregledajo svojo kodo, da vidim, če je mogoče DataPath cevovodni, ali vaš design delujejo samo na 200M.

 
Ogromna razlika v trenutno frekvenco po sintezo in vaše Zahtevana pogostost ....... zdi se boste morali spremeniti svojo kodo še enkrat.

 

Welcome to EDABoard.com

Sponsor

Back
Top