Timing Diagrami - Testbench

[AMCC]

Živjo,

Jaz iščem program, ki mi omogoča, da čas diagramov žrebanje.Glavni cilj je ustvariti lista.Ker bo ta časovni okvir sheme se vezij izvajajo v VHDL.Če program proizvajajo tudi testbench ga ne bi bolelo

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Nasmeh" border="0" />

.Toda glavni cilj črpanja (na enostaven način).

Vem, da SynaptiCAD je dobro orodje (najbolje, da sem našel do sedaj Timing Diagrammer Pro in Data Sheet Pro), vendar sem iskal nekaj res manjši in lažji (in lažji za uporabo

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Nasmeh" border="0" />

in cenejši.

<img src="http://www.edaboard.com/images/smiles/icon_biggrin.gif" alt="Very Happy" border="0" /><img src="http://www.edaboard.com/images/smiles/icon_biggrin.gif" alt="Very Happy" border="0" />

).

Ali lahko vsak organ, pomagaj mi v zvezi s tem?

Hvala vnaprej.
S spoštovanjem.

AMC

 

[zamuda]

Xilinx's ISE Webpack or BaseX comes with a built in timing tool that is easy to use and not as elegant as one would like it to be.

Kljub temu pa ne dela.

 

[jay_ec_engg]

Hi altera imajo tudi lepo in preprosto časovno orodje ...

eno dobro orodje za priti VHDL kodo v skladu z ur časa je ZAHTEVE
www.timingtool.com

s pomočjo tega orodja u moči šele pripraviti ur časa diagram in paket bo GIOVE u kodo ...

cheers ..