Težave pri sestavi VHDL datotek

[tybhsl]

Ko se poskušam pripraviti spis icache.vhd v leon2.0
z uporabo Active-HDL 5,1 namesto ModSim, v katerih ni napake o katerih so poročali, so nekatere napake, kot poroča naslednje:

primer je ISETS
ko 2 =>
...
Line98 ko 3 =>
Line99 če ICLOCK_BIT = 1 then
Line100 xset: = std_logic_vector (conv_unsigned (lru3_repl_table
conv_integer (xlru)) (odklenjena), 2));
Line101 else
Line102 xset: = std_logic_vector (conv_unsigned (lru3_repl_table
(conv_integer (xlru)) (0), 2));
end if;
ko 4 =>
....
ko drugi =>
konec postopka;Napaka: COMP96_0368: icache.vhd: (98,

<img src="http://www.edaboard.com/images/smiles/icon_cool.gif" alt="Hladen" border="0" />

: 3 Vrednost izven območja.
Napaka: COMP96_0149: icache.vhd: (100, 32): Explicit vrsto konverzije so dovoljena med tesno povezanih vrst.
Napaka: COMP96_0149: icache.vhd: (102, 32): Explicit vrsto konverzije so dovoljena med tesno povezanih vrst.

Ali mi lahko prosim poveš, kaj naj naredim?Kako lahko simulirajo z orodjem Active-HDL 5,1, vendar ModSim?Hvala lepa!

 

[veejaye]

Preverite Izjava o ISETS ....
Treba je deklariran kot s celo vrsto več kot 4 ......

Kaj je to lru3_repl_table?
Je to funkcijo ali postopka.
Če ur z uporabo nekaterih funkcij knjižnici preverite vreme knjižnice je vključen.
Conv_unsigned lahko izpusti, preprosto z dodajanjem
uporaba ieee.std_logic_unsigned.all .....

 

[tybhsl]

Citat:Napaka: COMP96_0149: icache.vhd: (100, 32): Explicit vrsto konverzije so dovoljena med tesno povezanih vrst.

Napaka: COMP96_0149: icache.vhd: (102, 32): Explicit vrsto konverzije so dovoljena med tesno povezanih vrst.