Synthesizable modelov

[reninroy]

Kje se lahko jaz raba žično (in / ali) logika?je ta logika synthesizable v verilog HDL?

 

[RBB]

Wire in finim / oddaljenih regij niso (ali ne) je treba synthesizable.