stabilnosti, je treba videti v varovalnih LO?

W

wccheng

Guest
Dear all,

Pravkar sem design preprost buffer LO, ki se najde v PLL med proizvodnjo in LO input mixer.Varovalni le preprosto skupno vir ojačevalnik s trenutnimi vir repa in nakladanje Induktor.

Pravzaprav, moram za simuliranje stabilnost tega blažilca?je 0.1Vpk-pk enotnega vstopnega in končal 0.4Vpk-pk ena končala izhod.Buffer ne povratne poti.Če ni treba videti dejavnik stabilnosti, ZAKAJ?Če je potrebno videti, na kakšen način si to videl?sparameter uporabo ali faze pridobiti maržo?

Hvala

wccheng

 
praviš, da ste pravkar izdelane RF ojačevalnik kot del PLL, pa niste prepričani, če je treba stabilno ne?No ...... lets reči, da je sedel tam močno nihanje pri 1 GHz, kaj storiti, da bi lahko vaš PLL zaklepanje operacijo?

 

Welcome to EDABoard.com

Sponsor

Back
Top