Sinteza Pomoč: v verilog oznake

[zhustudio]

Hi aravind,
Jaz nima bolj splošen tutorial o stopnji ROM.Za načrtovanje ASIC, različne Memory Compiler imajo različne uporabe.Ampak ponavadi, boste morali zagotoviti ROM datoteke (txt file), da spomin prevajalnik in bo dala iz simulacijskih modelov, svobode, LEF in GDSII datotek.

Za FPGA, uporaba Coregen, Xilinx.Ogledate si lahko pomaga.To je preprosta.

In vi želite uvoziti podatke iz ROM to RAM?
Kaj pomeni vaš?Ali lahko opišete to jasno?
Žal mi je za moje razumevanje.

 

[aravind]

ja pravilna.hočem uvoziti podatke iz ROM RAM.
ROM, ker je notri / zunaj ali čip.hočem uvoziti v RAM. in dostopa do teh podatkov iz pomnilnika.
kako instancitate to.kako napisati kode za to.
hvala

 

[aravind]

hi zhustudio
im, da je odgovor pričakoval.u mi jasno.
, ki ga rabim primere program rom in kako uvoziti podatke iz rom do ram in kako portmap to.
enostaven primer jasno mi več

 

[zhustudio]

Obstajata dva načina za izvajanje svojega modela, ne da bi $ readmemb.
1.Uporabite ROM za shranjevanje matrike vrednosti, in prebere vsako vrednost na določen naslov.To bo treba Memory Compiler od Ašiča knjižnice livarske ali IP od prodajalca FPGA.Lahko uporabite Artisan pomnilnik prevajalnik ali Xillinx Coregen ustvarjati ROM trenutek in da ju vrednost v vašem txt datoteki.
2.Uporaba TieHi in TieLow celic, da bi konstantno vrednost.To bo prihranilo več površine kot DFFs.In to bo enostavno treba spremeniti, Metal-edit v končni fazi ECO.

$ readmemb ni mogoče sintetizirati v skupnih orodij.Torej uporaba zgoraj naštetimi metodami.

Srečno

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Nasmeh" border="0" />

 

[jarhaur]

Živjo

$ Readmemb naloga ni synthesisable kodiranje.
Sinteza Orodje zaenkrat podpira le RTL kodiranje stlye pa kodiranje vedenje.Vedenje kodiranje slog, je visoka stopnja describation, da se uporablja v fazi preverjanja.

Če želi imeti za shranjevanje privzete vrednosti, se lahko izvajanje z FF s asynchronus reset / set.Po reset se sprosti, se bodo skladišča ima diresed privzeto.

Če je vaš design izpolni FPGA, lahko uporabite notranje ROM.

http://toolbox.xilinx.com/docsan/data/alliance/pft/pft2_4.htm

 

[Anjali]

Prvi so verilog kodo za multiplikatorja z i / p in o / p pristanišč.sintetizirali to.nato vrh okolje, raven, ki prehaja iz ips ips.txt (lahko uporabite $ readmemb) na netlist.

 

[moneychaser]

$ readmemb le synthesizable s Synplify.Nobena druga orodja, da bodo sintetizirali kolikor jaz vem.

 

[aravind]

Hi prijatelji
i napisali eno matriko multication kod uporabo $ readmemb ukaz (branje iz file.txt). sinteza, kako to kodo?

howto napisati verilog kodo za isto matriko, v notranjosti file.txt čla lut ali ROM.

prosim pomoč mi.
sprejmejo enake matrica več kot 3x3 z oznako 1x3 v verilog in odgovor kmalu
hvala