Signal Intergrity Podobni vprašanja

V

venkat_kvr

Guest
HII vse, kar lahko razpravljamo signal celovitosti, povezane stvari teorija, orodja itd tukajDodano po 1 minutah:Jaz sem Mentor grafika hyperlynx uporabnika, če u so vse dvome o hyperlynx sprašuj

 
Jaz sem novi v hyperlynx.pls lahko daste smernice za signal celovitosti in EMC / EMI, navzkrižno govori.nasveti in zvijače in splošne smernice, medtem ko oblikovanje

 
Pojdite skozi predstavitve Hyperlynx tutorski, bo to pojasni vse osnovne koncepte

 
Hi Venkat_kvr

Jaz sem poskušal uporabiti Hyperlynx 7,2 programsko opremo za moj projekt.Potem ko bo mislil, Tutorials, si se potrudil za simuliranje moj projekt.Ampak ne morem, da iste rezultate, kot smo v Tutorials.Moj krovu je 5282 procesor, CPLD, FPGA, bliskavico in prevajalec ravni.
Čas jaz prost dostop celotno simulacijo z vsemi temi deli valovne oblike izgleda šokantno ..proizvodnja voznik, kar je 5282 kaže velike količine prekoračitve.Tako smo spet tekel simulacija s samo 5282 in prevajalec ravni (konec napravo), vendar še vedno valovne oblike dosnt izboljšati.Skupna dolžina je sledenje 6.5inch ..



<img src="http://images.elektroda.net/16_1208835309_thumb.jpg" border="0" alt="Signal Intergrity Related issues" title="Signal Intergrity Podobni vprašanja"/> jaz sem nezmožen razumeti, ali je nekaj narobe v simulacijo setup ali ne.

bi bilo lepo, če lahko daste vreči več svetlobe na tem ....

Hvala
Tama [/ img]

 
Hi Tama

Boste dobili enake rezultate kot tutorial whn u uporabo istega IBIS modele in usmerjanja topologije.

U so simulirane na 133MHz je ur voznik lahko vozi s THT poremećeja frekvence? Chk v datashhet

poskusite tudi različne poti topologije

 
Hi Venkat_kvr
hvala zakaj ur odgovor ...Jaz sem z uporabo iste ibis modele, ki so na voljo v lib in drugih od dobaviteljev.voznik, ki delajo na 50MHz ...je to pravi način, da vidite celoten cikel ....u omenjanje približno diff usmerjanja stil.off kot zdaj jaz sem samo simulacija 2 komponent v času, ko tudi samo en dodatek črte od enitre dodaj avtobus ...kot sem že prej omenil compoents na krovu, ki delijo in dodajanje podatkov bus ....kaj priporočajo za take vrste usmerjanja ....

hvala
Tama

 
Hi Tama,

Povečanje obsega čas v osciloskopa za prikaz celotnega ciklusa.Poskusi z verigo Daisy topologije z minimalno dolžino škrbina.

 
halo vsakdo

Jaz sem PCB oblikovalec postavitev od zadnjih desetih letih.
Želim izvedeti post postavitev simulacije.Imam orcad 10,5 & dxp2004.
Ne vem, kako začeti?
Pl.help me

 
Hi Venkat

Hvala za odgovor ur ...lahko vi pls delež nekaj informacij o tem, kaj si običajno sledijo koraki, medtem ko oblikovanje PCB.kaj hočem vedeti, kaj je v fazah delaš simulacije ...Vem, da ne moremo storiti, preden postavitev in razporeditev delovnega mesta.

Po mojem so samo položeni in dodajte podatke avtobus ...je pa očitno, da dolžina ne bo isti.zato je ideja, da ne gd simulacije v tej fazi, ali ko se ujemajo lenghts ...drugič, v kakšnem obsegu ene bi rekli, da so valovne oblike ok.kaj hočem reči je, da bo voznik vedno neke vrste oscialltions preko roba v primerjavi z receviers.espically ko sledi celotni dolžini je v razponu od 6-7inch na 50MHz.

kakšne so vaše krovu frequencys plošče.

Hvala
Tama

 
HII Tama

1. "Je gd idejo narediti simulacije v tej fazi, ali ko se ujemajo lenghts"
To je dobro, da perfomr analize prvega in nato goto dolžine ujemanja

2 ". Kakšnem obsegu ene bi rekli, da so oblike valov ok"
dokler izpolnjuje čas (setup / Držite) zahteve tudi prekoračitev / undershoot canot presegati max spec iz datasheet.If je ura signal robovi mora biti čista.

 
Hi Venkat

jaz sem poskušal simulacijo mrež z 5.5inch dolžine povezavo do 4 naprav z vrsto upora of 33R (jaz znanje je to treba prilagoditi), vendar rezultati, kar dobim so zal veliko všeč kondenzatorja za polnjenje in praznjenje ...Šla sem skozi tutorski še enkrat in videl, da se simulirajo neto 7,5 inchs valovne oblike, ampak še vedno je bolje.jaz dont razumeti, kaj je šlo narobe.Ali obstaja težava z ibis modeli ali nekaterih programskih nastavitev ...imam priložene valovno obliko in čisti tudi ...lahko vi pls pomoč mi rešiti problem.

[

<img src="http://images.elektroda.net/93_1209025402_thumb.jpg" border="0" alt="Signal Intergrity Related issues" title="Signal Intergrity Podobni vprašanja"/>

]<img src="http://images.elektroda.net/73_1209025447_thumb.jpg" border="0" alt="Signal Intergrity Related issues" title="Signal Intergrity Podobni vprašanja"/> hvala
Tama [/ img]

 
Njegov pogled všeč signal več obremenitve lahko zmanjša u sled dolžine in odpornost serije vrednosti in simulirajo enkrat?

 
Hi Venkat

Poskusil sem še s simulacijo majhne vrednosti upor 15R ...vendar še vedno valovne oblike didnt izboljšanje veliko.jaz vekanje zmanjšati trajanje kakršne koli nadaljnje, saj je najkrajša povezati vse naprave ....ob upoštevanju drugih podatkovnih linij ...

torej si se potrudil, da simulira spodnjo polovico podatkov, avtobusa, ki povezuje 3 naprave .. in dolžine 2,6 cm ...ampak za to tudi valovne oblike ne bo bolje ...nekoliko izboljšala v primerjavi z zgornjo polovico databus ...I have attached valovne oblike ..serija upor je 22ohms ..<img src="http://images.elektroda.net/38_1209352734_thumb.jpg" border="0" alt="Signal Intergrity Related issues" title="Signal Intergrity Podobni vprašanja"/> jaz sem nezmožen razumeti wht gng je narobe ...Kako lahko izboljšali to valovno ..

hvala
Tama

 
Živjo

Jaz sem novi v vozilu design.Rad bi vedel, kaj so stvari, ki jih lahko storimo s hyperlynx na krovu design?

mimo

 
pramodm wrote:

ŽivjoJaz sem novi v vozilu design.
Rad bi vedel, kaj so stvari, ki jih lahko storimo s hyperlynx na krovu design?mimo
 
Hi Venkat

imam neto samostojni poti ..se zdi, procesor vekanje ročaj obremenitev 4 naprav.zato smo poskušali dodati pufer in rezultati ne izboljšajo, vendar še vedno odpovedi?je tam ...zato smo poskušali s simulacijo pull up na obeh koncih (ker njegov več kapljico avtobus) z avtobusom do 1.25V.podobno kot DDR2.Wavefrom je veliko boljša kot brez pufra.Vp-p, vendar ne več kot 2-2.5V ..lahko to vprašanje ..<img src="http://images.elektroda.net/32_1209520409_thumb.jpg" border="0" alt="Signal Intergrity Related issues" title="Signal Intergrity Podobni vprašanja"/>
<img src="http://images.elektroda.net/93_1209520435_thumb.jpg" border="0" alt="Signal Intergrity Related issues" title="Signal Intergrity Podobni vprašanja"/>
hvala
Tama

 
s3034585 wrote:

Hi Venkatimam neto samostojni poti ..
se zdi, procesor vekanje ročaj obremenitev 4 naprav.
zato smo poskušali dodati pufer in rezultati ne izboljšajo, vendar še vedno odpovedi?
je tam ...
zato smo poskušali s simulacijo pull up na obeh koncih (ker njegov več kapljico avtobus) z avtobusom do 1.25V.
podobno kot DDR2.
Wavefrom je veliko boljša kot brez pufra.
Vp-p, vendar ne več kot 2-2.5V ..
lahko to vprašanje ..

<img src="http://images.elektroda.net/32_1209520409_thumb.jpg" border="0" alt="Signal Intergrity Related issues" title="Signal Intergrity Podobni vprašanja"/>
<img src="http://images.elektroda.net/93_1209520435_thumb.jpg" border="0" alt="Signal Intergrity Related issues" title="Signal Intergrity Podobni vprašanja"/> hvala

Tama
 
Živjo
Zanima me, koliko stane nakup licence za programsko opremo hyperlynx
V7.2 za ...?
Jaz sem newbie na to ...Dodano po 26 sekundah:Živjo
Zanima me, koliko stane nakup licence za programsko opremo hyperlynx
V7.2 za ...?
Jaz sem newbie na to ...

 
Dragi Venkat,

Ali mi lahko poveste, kako simulirati model stikala serije na Hyperlynx 7.7.
Posebej bi rad simulacijo avtobus prehod od TI SN74CB3T16211.Ibis model od TI (vsi drugi prodajalec bo všeč tudi Fairchild) so opredeljene vse bucike kot surovina in ne kot proizvodnja.
V kadenca so metode, s katero se ta modela v input-output model, ampak za način Hyperlynx ni znan mi.Moja podpora za Mentor Graphics je potekel in zato nisem dobili nobenega odgovora od njih.V zvezi
Pankaj

 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top