set_fix_hold, kaj pomeni?

L

ls000rhb

Guest
set_fix_hold, kaj pomeni? i morajo vedeti, kako dc deluje, ko je dodana ta ukaz!
 
set_fix_hold je ukaz, DC, da ko dodane DC poskuša popraviti držite kršitev z dodajanjem pufrov v glavnem.
 
Skozi ukaz set_fix_hold, DC poskuša odstraniti vse imajo kršitve. DC lahko vstavite rezerve še ga lahko preizkusite različne nastavitve in lahko uporabite nekatere komponente nizko moč voziti tudi do zamude podatkov signal.
 
Večinoma se imajo čas določi postopek opravi v fazi postavitve, ki niso v fazi sinteze (kot so SNP-DC).
 
Nikoli ne bi to naredili, če u so se držite kršitve opazili v pre-postavitev. razen če ni drugače u so pekel veliko kršitev dont, storite to v pre-postavitev. v post-postavitev te imajo vilations so določene z Beck-end. to je najboljši. dont mislim manjših imajo v pre-postavitev
 
Če ni dodane ta ukaz, se bo DC preverimo vsako DFF skladišča čas, da ugotovite, če je kršitev, če DC ugotovili kršitve, bodo dodali zamudo buffer pred vhod DFF je podatkov, da se določi imajo čas. Lep pozdrav [quote = ls000rhb] set_fix_hold, kaj pomeni? i morajo vedeti, kako dc deluje, ko je dodana ta ukaz! [/quote]
 
Če želite samo popraviti kršitev pravilo oblikovanja: Ne uporabljajte set_fix_hold privzeto DC ne odpravite ima čas kršitve: Uporabite set_fix_hold povedati, DC, da se določi čas, imajo kršitve Uporaba pripravijo-incr-only_design_rule: DC le dodaja blažilniki ali spremeni velikost celice, DC določa le oblikovanje kršenja pravil in lahko določi imajo čas kršitve
 
Predvsem zaradi razvpito inaccuracte od wireload model, dodal buffer v dc morda ne pomeni, da sense.However, če želite zagnati presim z merjenjem časa, vam canot to storite z držite časa kršitev.
 
če pa vodijo presim z držite kršitev, bo ur simulacijo ne daje X. dodal buffer, kot je dejal Roger nima smisla v pre-postavitev.
 

Welcome to EDABoard.com

Sponsor

Back
Top