C
Carrie
Guest
Naša SOC je vdelana ARM CPU.To je čudno, da je treba reset signal SRAM kontrolorja se de-stranka pred reset CPU, ali sistem ne more biti škorenj ki gre gor.Ali kdo ve razlog?Hvala vnaprej.
Navigation
Install the app
How to install the app on iOS
Follow along with the video below to see how to install our site as a web app on your home screen.
Note: This feature may not be available in some browsers.
More options
You are using an out of date browser. It may not display this or other websites correctly.
You should upgrade or use an alternative browser.
You should upgrade or use an alternative browser.
F
farmerwang
Guest
Vaš opis problema je preveč preprosto, lahko preverite naslednje elemente?
1.Ali se izvajajo preslikate v vašem SoC?
2.Kaj je škorenj ki gre gor zaporedje?Ali se nameni dovolj časa za SDRAM krmilnik za to napravo initialization?
3.Ali vaša koda zagona preverite MC pred skoki na SDRAM naslov?
1.Ali se izvajajo preslikate v vašem SoC?
2.Kaj je škorenj ki gre gor zaporedje?Ali se nameni dovolj časa za SDRAM krmilnik za to napravo initialization?
3.Ali vaša koda zagona preverite MC pred skoki na SDRAM naslov?
I
IanP
Guest
Uporabite pravilno reset IC bo vam čisto 50-500ns reset pulz (DS1232, ... mnogi med njimi na trgu).
Si rekel SDRAM ali SRAM?
Za SRAM je dodatni nadzorni IC, kot DS1210, ki bo poskrbel za črto med CS reset času.
Si rekel SDRAM ali SRAM?
Za SRAM je dodatni nadzorni IC, kot DS1210, ki bo poskrbel za črto med CS reset času.
C
Carrie
Guest
Hvala za farmerwang in IanP je prijazno odgovor.
Mi izvajajo preslikate v naši SOC.Flash je remapped obravnavati 0x0, ko škorenj ki gre gor.
Potem je preslikate očiščeno, in SDRAM je initialized.Po tem, predelovalec premakne zbornik s trenutek v SDRAM, in izvaja kodo SDRAM kasneje.
Če želite farmerwang, Ker nisem seznanjen s SDRAM, ali lahko prosim povej mi, kaj pomeni "stand MC" za, in kdaj naj dodeliti čas za SDRAM napravo inicializacijo?
Če želite IanP, Ali pomeni reset IC bo različne reset impulza za procesor in SDRAM?V naših design, je reset blok generacije, ki sproščajo SDRAM upravljavca reset signal prej kot procesor na normalno delovanje načinu.ampak reset-bypass mode, obe sta ponastavi de-uveljavlja istočasno, tako povzroči napake.
Mi izvajajo preslikate v naši SOC.Flash je remapped obravnavati 0x0, ko škorenj ki gre gor.
Potem je preslikate očiščeno, in SDRAM je initialized.Po tem, predelovalec premakne zbornik s trenutek v SDRAM, in izvaja kodo SDRAM kasneje.
Če želite farmerwang, Ker nisem seznanjen s SDRAM, ali lahko prosim povej mi, kaj pomeni "stand MC" za, in kdaj naj dodeliti čas za SDRAM napravo inicializacijo?
Če želite IanP, Ali pomeni reset IC bo različne reset impulza za procesor in SDRAM?V naših design, je reset blok generacije, ki sproščajo SDRAM upravljavca reset signal prej kot procesor na normalno delovanje načinu.ampak reset-bypass mode, obe sta ponastavi de-uveljavlja istočasno, tako povzroči napake.
I
IanP
Guest
In moj post je bil očitno tipkarska napaka: ni bilo, ampak ns ms.
Backt na vaše vprašanje: ne, bo ta IC vam čisto impulza na power-up in če napetost pade pod / in vrne izbrano nad pragom.
Od tu lahko uporabite 1 / 2 74123 za ohranjanje reset signal za drugo mseconds in to se lahko uporabi za .. reset CPU
Backt na vaše vprašanje: ne, bo ta IC vam čisto impulza na power-up in če napetost pade pod / in vrne izbrano nad pragom.
Od tu lahko uporabite 1 / 2 74123 za ohranjanje reset signal za drugo mseconds in to se lahko uporabi za .. reset CPU
C
Carrie
Guest
Moj maneger dejal reset način bypass se uporablja samo za interno debug, in napake, ki jih povzroča naš SDRAM simulacijskih modelov, tako da je mogoče prezreti pri dejanski uporabi.
Ta vprašanja je zdaj zaprt.
Ta vprašanja je zdaj zaprt.
T
tom123
Guest
Razlog je, da bo morda CPU dostop SRAM po reset,
tako reset SRAM je doprsni kip je treba uveljaviti pred de-reset CPU je de-uveljavlja.Carrie je napisal:
Naša SOC je vdelana ARM CPU.
To je čudno, da je treba reset signal SRAM kontrolorja se de-stranka pred reset CPU, ali sistem ne more biti škorenj ki gre gor.
Ali kdo ve razlog?
Hvala vnaprej.
tako reset SRAM je doprsni kip je treba uveljaviti pred de-reset CPU je de-uveljavlja.Carrie je napisal:
Naša SOC je vdelana ARM CPU.
To je čudno, da je treba reset signal SRAM kontrolorja se de-stranka pred reset CPU, ali sistem ne more biti škorenj ki gre gor.
Ali kdo ve razlog?
Hvala vnaprej.