J
jeremy_zhu
Guest
Želim oblikovanju 8 bitov SAR ADC, i so izdelani s tehtano en kondenzator.Rad bi zmanjšanje moči in območje.Mislim, da bi morali izbrati RC prilagojenih ADC katerih MSB je realiziran s pokrovčkom za majhna območja z manj omejitvami.vendar ne vem, kako naj odloči, povezanih bitov, 5 (SKP),
3 (res) ali obratno.in kakšna je razlika med SAR logiki čistega zaporko in želeno eno.
kakršne koli pripombe ali predloge?
2. vprašanje: design of a 12bits R2R DAC.res se ujemajo, ali kateri koli drugi poudarek pozornosti?nekateri povezani dokumenti ali dokumenti, so prav tako dobrodošli.
3 (res) ali obratno.in kakšna je razlika med SAR logiki čistega zaporko in želeno eno.
kakršne koli pripombe ali predloge?
2. vprašanje: design of a 12bits R2R DAC.res se ujemajo, ali kateri koli drugi poudarek pozornosti?nekateri povezani dokumenti ali dokumenti, so prav tako dobrodošli.