Samopreverjanje Testbench Learning

[davyzhu]

Hi all,

Sem nov algoritem HDL oblikovalca (glavnem zadevajo DSP algoritem HDL zavedaš).
In jaz sem novi v samonadzor testbench.Imam knjigo imenovano "Writing Testbench", vendar se zdi, predvsem o protokolu in HDL bus.

Ali obstajajo kakršne koli drugega vira, če želite izvedeti testbench spretnosti?

BTW, jaz raba Verilog.

Vsi predlogi bodo uvaževati!
S spoštovanjem,
Davy

 

[mirno]

lahko koristno uporabiti lib o mem vašega orodja.
tako kot ip sysnopsys's lib.

 

[jjww110]

Predlagam, da si je lahko imenovan napisati knjigo testbench.you morajo zapomniti, najpomembnejša je ideja ne izvajajo!

 

[niuniu]

Če je vaša algorthm modul napisan v C / C , lahko razmislite o uporabi systemc in cosimulate s svojim RTL kodo storiti samonadzora.nanašajo le document vašega simulatorja.

self preverite je samo način, izgleda domišljija in strokovno.ampak včasih preprosto primerjati datoteka je dovolj.odvisno koliko truda si želite nadeti.