Regardin async FIFO preverjanje Cummings papirja v SysVer

[vlsi_maniac]

jaz sem nova preverjanja in sem dal to nalogo preveriti async FIFO.
i je dobila FIFO design, ki temelji na papirju "simulacijo in sintezo tehnik za asinhroni design FIFO", ki ga Cummings
Napisal sem nominalno testbench v Verilog, ki le pregledi FIFO funkcionalnosti.
Sem naredil dostojno delo na sistemu Verilog design, vendar je to prvič, da sem moral preveriti kaj.
Kako naj ravna v Verilog sistem in kakšne so ugotovitve, da je treba sprejeti
hvala za vse