REG SAR ADC

[manissri]

lahko SAR ADC se desiged za 40Msps in 12 bit.
če ne zakaj.
kot smo lahko modela 12 bitnega 40msps cevovoda ADC easly vendar ne SAR ADC.
prosim razjasni moj dvom.
s spoštovanjem

 

[zajbanlik]

Torej prvi, če želite design 40 MSPS-12 Bits SAR ADC, morate 480 MHz takt.To pomeni, da vaš primerjalni, in vaš DAC morali 2.1ns odzivni čas v celoti.To je kar problem.
Drugič, kar potrebujete za oblikovanje "12 bit dober" primerjalni (v zvezi z izravnavo) in 12 bit dober DAC (o usklajenosti), ki je tudi zelo velik problem.

Pipeline ist, ker je struktura manj občutljiva za komponento neusklajenost (primerjalni izravnavo).In hitrost tudi ni vprašanje.

 

[stocol]

za 12-bitne 40Msps SAR ADC, natančnost, hitrost v nasprotju z resno.
piplined ADC razumen izbira