Razložite mi to Skupna moč Uhajanje

[cafukarfoo]

Hello Sir / Madam, sem teči zasnovo tako v 400KHz in 1.1MHz ure omejitev. Za omejitev oblikovanja na 400kHz, skupna moč uhajanja = 2.7uW Za omejitev oblikovanja v 1.1MHz, skupna moč uhajanja = 0,7 UW lahko kdo pomaga, da pojasni to? Hvala.

 

[seu_noop]

Lahko navedete območje različne sinteze?

 

[cafukarfoo]

Gate površina je enaka. Oba zasnova enako floorplan. Vse je isto pričakujejo ura omejitev višja za drugega.

 

[iwpia50s]

Če so modeli so popolnoma enake, potem mora biti enako uhajanje. Vi bi morali preveriti, kaj se uporabljajo knjižnične celice ... zveni kot eden ima višjo VT, tako da boste imeli manj uhajanja, vendar je nenavadno, da bi bilo hitreje eno. Ste prepričani, da ne gre za dinamične številke moči?

 

[hiral.kotak]

Zdravo, Lahko navedete skupno število ali odstotek visoko VT, nizko VT in VT redne celice, ki se uporabljajo v obeh ponovitev? Ker bodo nizke celice VT imajo višjo uhajanja in manj dely pa bodo visoke celice VT imajo majhno puščanje in večjo zamudo, pls preuči zamudo in prepuščanje različnih vtcells v knjižnici. To lahko pomaga, če želite izvedeti odgovor. Hvala .. HAK ..

 

[AdvaRes]

[Quote = cafukarfoo] Hello Sir / Madam, sem teči zasnovo tako v 400KHz in 1.1MHz ure omejitev. Za omejitev oblikovanja na 400kHz, skupna moč uhajanja = 2.7uW Za omejitev oblikovanja v 1.1MHz, skupna moč uhajanja = 0,7 UW lahko kdo pomaga, da pojasni to? Hvala. [/Quote] To se mi zdi popolnoma logično. Imate enake vezij in vaše so jih preizkušali na différents takt z enako napetostjo. Uhajanje moč je moč porabi krogu, ko ni pri prehodu fazo. Torej bolj ura je hitro več stika imajo dejavnosti, tako da se porabi manj statična moč.

 

[cafukarfoo]

To je zelo zanimiv pogled AdvaRes. Da bi potrdili teorijo, moram preveriti število celic majhno število VT vs visoke celice VT. Ali lahko kdorkoli vodič mi kako preveriti, ali? Hvala.

 

[AdvaRes]

[Quote = cafukarfoo] To je zelo zanimiv pogled AdvaRes. Da bi potrdili teorijo, moram preveriti število celic majhno število VT vs visoke celice VT. Ali lahko kdorkoli vodič mi kako preveriti, ali? Hvala. [/Quote] Kako ti je vezje? Če imate čas in krog ni preveč zapleten, jih lahko računate ročno.

 

[cafukarfoo]

To je SMB/I2C suženj vezje + nadzor del. Kako lahko ugotoviti, katera celica je nizka in visoka VT VT?

 

[AdvaRes]

Kateri CAD orodja uporabljate?

 

[cafukarfoo]

Cadence prvem srečanju synopsys DC in Portugalsko,

 

[iwpia50s]

Nizke VT vs visoke VT celice imajo običajno drugačen poimenovanja v vašem. Lib datoteke. Moral bi imeti možnost, da samo grep | wc-l

 

[cafukarfoo]

Pozdravljeni iwpia50s, rabim TSMC knjižnico. Mi lahko poveste, kaj je? Hvala

 

[hiral.kotak]

Hi, Za TSMC lib. npr cellX * TL bo nizka vt bo cellX * TH visok vt in cellX * TR bo redno vt celic. Lahko pa tudi analizirati lok poročilo knjižnice in comapre uhajanja in rokih perticular skupine image celic tj visoko VT in nizko vt ne sme uporabljati. Lahko vam pomagamo. Hvala .. HAK ..