C
cafukarfoo
Guest
Hello All,
Moral sem se potrudil rabiti odstop omejitev območja za določene logiko v moji zasnovo in poskusite ponovitev MAP, vendar PAR Xilinx ISE ne časti območje omejitev.
Imate kakšno idejo, zakaj?
Spodaj je moj tok:
1.Jaz prost dostop prevajanje, MAP, PAR za prvič.Pridobila bo AKK datoteko za oblikovanje.
2.Jaz plan AKK datoteko v Xilinx Floorplanner in določite območje omejitev.
3.Pišem nove fnf, UCF datoteke.
4.Dodam nove UCF pila v svoj design in ponovitev prevajanje, MAP in PAR pa sem ugotovil, doesnt Xilinx ISE čast omejitev.
Moral sem se potrudil rabiti odstop omejitev območja za določene logiko v moji zasnovo in poskusite ponovitev MAP, vendar PAR Xilinx ISE ne časti območje omejitev.
Imate kakšno idejo, zakaj?
Spodaj je moj tok:
1.Jaz prost dostop prevajanje, MAP, PAR za prvič.Pridobila bo AKK datoteko za oblikovanje.
2.Jaz plan AKK datoteko v Xilinx Floorplanner in določite območje omejitev.
3.Pišem nove fnf, UCF datoteke.
4.Dodam nove UCF pila v svoj design in ponovitev prevajanje, MAP in PAR pa sem ugotovil, doesnt Xilinx ISE čast omejitev.