projektiranje 4 bitni procesor v Verilog

[preety]

Pozdravljeni, moje btech projekta je oblikovanje 4 bitni procesor za splošno uporabo podporo navodila mov, dodajte v Verilog ...... im ne dobiš, kako oblikovati register datoteko in SRAM v Verilog. lahko kdorkoli pomoč mi plz ..

 

[Jack// ani]

Če nameravate za njeno izvajanje v FPGA lahko uporabite RAM blok (Bram). Register datoteke in SRAM so kup flip flops-ganged skupaj. Določite lahko, da gre za 2D array v Verilog. V večini primerov bo izpeljati sintezo orodja, kot so Xilinx XST porazdeljene / Block RAM.

 

[preety]

hvala veliko ... im novi na to temo, tako plz u zna razložiti ..