Problem sinteze

[alpacinoliu]

RTL kodo se sintetizira za uporabo DC (različica: 2.003,12-SP1 za Linux). Kot rezultat, sintetiziranih netlist ni tisto, kar sem pričakoval (kot slika 1), kot je njegova funkcija prav. Želim, da bi dobili shematski kot figue 2. Kako do shematično na sliki 2? Kakšen nasvet in razpravo se pričakuje in cenjen. Thand vam vnaprej RTL kodo, kot sledi: |; (! Lbswaprstz)

 dodelite lbswaprstz = hwresetz & (scan_testmode ~ vpixvalidrp) Vedno @ (posedge hpixvalidclk_mux ali negedge lbswaprstz) začeti če začne lb2wsel

 

[ami]

poskusite to v vašem scenarij DC 1. Prvič, create_clock za hpixvalidclk_mux 2. potem set_dont_touch_network za signale uro in reset (lbswaprstz, lbswaprst1z, lbswaprst2z) Upam, da to pomaga! Ami

 

[alpacinoliu]

[Quote = ami] poskusite to v vašem scenarij DC 1. Prvič, 2. potem set_dont_touch_network za signale uro in reset (lbswaprstz, lbswaprst1z, lbswaprst2z) Upam, da to pomaga! AMI [/quote] i so to že storile, kaj se sklicujete, ampak problem zgoraj še vedno obstaja. Hvala za odgovor

 

[anjali]

Kaj so vozniki n17 & n 18?

 

[ami]

1. uporaba scan_mux za scan_test signal in set_dont_touch_attribute za tiste, scan_mux 2. set_dont_touch omrežja za vse ure in reset signal

 

[ami]

Multiplexer sklepanje za posebne izjave primer modul mux8to1 (DIN, SEL, DOUT); vnos [07:00] DIN; vnos [02:00] SEL, proizvodnja DOUT, reg DOUT, vedno @ (SEL ali DIN) začeti: blk1 primeru (SEL) / / synopsys infer_mux 3'b000: DOUT

 

[seanwu]

Lahko set_dont_use na negedge celice FF za rešitev problema. Bolje bi bilo, da create_clock na hpixvalidclk_mux pred pripravo.

 

[alpacinoliu]

DIN, vhod [2] SEL, proizvodnja DOUT, reg DOUT, vedno @ (SEL ali DIN) začeti: blk1 primeru (SEL) / / synopsys infer_mux 3'b000: DOUT