problem približno ModelSim, je, ki jih je izrazila sliko.

[ymq8328]

problem približno ModelSim, je, ki jih je izrazila sliko.
Oprostite, vendar morate prijavo na ogled te priloge

 

[Sparc]

Ko ste simulira vaše modul z TestBenches, ti 'M je prišel v sliko v procesu Window.Ti povem različnih nivojih, na katerih lahko opravlja simulacije.Te ikone se lahko neposredno ustvarjanje primera, ko TestBench je izbran v oknu Vir.
"Simulacija Vedenjska VHDL Model" bo samo simulacijo VHDL model brez sinteze.
"Post-Fit VHDL Model" bo simulacijo narediti sintezo in montaža CPLD.Dvojnim klikom na ikono, da v "postopku" okno "bom teči sintezo tako, kot bi" ll Fit oblikovanje in 'll ustvarjajo Post-Fit simulacijo modela in' ll začeti simulacijo z uporabo ur TestBench (če je vse v najlepšem redu).
Vse samo v enem Double Click.

 

[Matrix_YL]

Hi SparcZa "simulacijo Post-Fit VHDL Model" je rezultat vedno prav?ali Simultor self bo mehko je narobe?ModelSim se je potrebno zaupanje?

ALI ki je pomeni, da sem ne more izvajati svoj načrt za napravo, če "simulacijo Post-Fit VHDL Model" 's ni isto kot moj "simulacijo Vedenjski VHDL Model" rezultat, ne morem izvajati svoj načrt na napravi!hvala

 

[SkyHigh]

Da, če ne post-fit simulacijskih modelov, si ne more izvajati svoje design na C / SPLD in FPGA.

Čeprav ne moremo 100% zaupa EDA CAD orodja, vendar je zelo verjetno, da bo-fit model post ne ustreza vedenjski model, ki je opisan imate.

Skoraj nihče ne v post-fit sim model.Večina ljudi ne glede obnašanja.