Problem na D-type zapah

Q in krivulje Q "kaže Q ostane visoka več kot na sredini, prehod napetost Vm višja od Vdd / 2.To je lahko posledica dejstva, da v fazah ouptut inverter, upravljanje projektov je močnejša kot NMOS.

 

Welcome to EDABoard.com

Sponsor

Back
Top