Jaz študiram VHDL v trenutku, ko z uporabo najnovejših referenčnih knjig, in želim vama, da vsa priporočila o vseh dobrih simulatorjih VHDL in compliers preveč prakse kode.
GHDL: http://ghdl.free.fr
Izgleda ultra-dober, vendar ni zelo vesel s psevdo-IEEE paketov (synopsys, mentor).Daje prednost uporabi numeric_std, numeric_bit libs.
Ni res popolna rešitev za logično sintezo, ki je odprtokodni.Vendar pa imajo pogled na:
DGC: http://dgc.sourceforge.net
Alliance
Signs
This site uses cookies to help personalise content, tailor your experience and to keep you logged in if you register.
By continuing to use this site, you are consenting to our use of cookies.
