preverjanje stanja FIFO ....

[nitish tomar]

hw, da preverite naslednje pogoje fifo 1. polni 2. polno-1 3. 4 prazna. prazna-1 pls odgovor ................

 

[jpvSoccer]

Kako je vaše FIFO namenjen? RTL, vrata, IP-blok Kaj so vhodi in izhodi iz FIFO?

 

[pini_1]

Morda boste ugotovili, je to v pomoč: "preskusni napravi za register FIFO 1. Glavne značilnosti preskusni napravi, so:.. 2 Ura in Reset Generation 3 Naključne Poživila glede seme, ki je opredeljen s PERL skripto 4 Simulacija Dnevnik Poročilo Generation 5.. . VCD Wave generacije ... " [Url = http://bknpk.no-ip.biz/my_web/MiscellaneousHW/DfifoTB.html] VHDL, Verilog, oblikovanje, preverjanje, skripte, ... [/url]

 

[nitish tomar]

Kako je vaše FIFO namenjen? RTL, vrata, IP-blok Kaj so vhodi in izhodi iz FIFO?

moj FIFO je generična, je povezana z generično CPU. potem comparaters, števci in blok register njegove povezave do CPU .... tako, sem lahko preizkusite te pogoje, ki jih pritiskom in popa podatkov v mojih testnih primerih.?

 

[jpvSoccer]

Zdravo, FIFO je pogosto imajo rezultate, ki kažejo FULL / PRAZNA. Če tvoj ne, boste verjetno morali spremljati notranje signale, jih potegnite ven iz bloka, ali pa jih ustvarite v RTL.