preprosto vprašanje za naslednjo kodo:

[EDA_hg81]

Prosimo, popravite moje razumevanje:
Code:LIBRARY IEEE;

USE ieee.std_logic_1164.ALL;ENOTI count IS

PORT

(

ura: V std_logic;

sload: IN std_logic;

Podatki: IN celo razponu od 0 do 31;

Rezultat: OUT celo razponu od 0 do 31

);

END count;ARHITEKTURA rtl grofa IS

SIGNAL result_reg: integer razponu od 0 do 31;

BEGIN

PROCES (ura)

BEGIN

IF (AND clock'event ure = '1 '), nato

IF (sload = '1 '), nato

result_reg <= podatkov;

ELSE

result_reg <= result_reg 1;

END IF;

END IF;

END PROCESS;rezultat <= result_reg;

END RTL;

 

[aapatel374]

ur pravico

 

[lucbra]

narobe!

Na naraščanje robu CLK izračunano vrednost sload (bodisi "1" ali "0") bo odločil, ali result_reg dobi vrednost podatkov ali result_reg 1.

Glej prilogo za posledico Synplify
Oprostite, toda morate prijavo na ogled te priloge

 

[EDA_hg81]

kdo ima prav?

Jaz sem zmeden.

Hvala.

 

[aapatel374]

na robu narašča in je obremenitev je 1, potem rezultat bo podatke in sicer pomeni, da če sload ni 1, potem rezultat bo result_reg 1.pomeni sload je le za ponastavi števec.