F
ferrarimaker
Guest
Q: Design 3-tranzistor CMOS DRAM celico.Pokažite, da brati in pisati je funkcionalno pravilno delovanje, ki lahko deluje vsaj 100 MHz, ter poraba energije zelo minimalen.
(input čas vzpona (10% -90%) in padec čas (90% -10%) je treba največ 1 ns.)
(0.35micron tehnologija)
informacije morajo biti na voljo v celici v 2 ns, to zamudo = 2 ns, in bi morala biti na voljo za nadaljnjih 10 ns (imajo čas = 10ns)
=> 1 za pisanje in branje 1 delovanje, kaj je ukrepe za določitev kapacitivnosti vrednost in (W / L) razmerje NMOS?
=> Navedite potrebne enačbe
(is 3T DRAM vezje diagram priložena s tem sporočilom)
hvala
(input čas vzpona (10% -90%) in padec čas (90% -10%) je treba največ 1 ns.)
(0.35micron tehnologija)
informacije morajo biti na voljo v celici v 2 ns, to zamudo = 2 ns, in bi morala biti na voljo za nadaljnjih 10 ns (imajo čas = 10ns)
=> 1 za pisanje in branje 1 delovanje, kaj je ukrepe za določitev kapacitivnosti vrednost in (W / L) razmerje NMOS?
=> Navedite potrebne enačbe
(is 3T DRAM vezje diagram priložena s tem sporočilom)
hvala