Pomoč Zahtevana - Xilinx Spartan 3 Kit

[adilsaleem]

Lahko nekdo prosim ugotoviti, kaj more biti narobe s kodo? I prevesti in sintetizirati v Xilinx 6,1 za Spartan 3 kit, po sintezi kaže vse I / Os v RTL shematski. Toda, ko sem poskušal na zemljevidu FPGA uporabo . UFC file ne priznava vložkov in dajejo napake

 

[echo47]

Kakšno je sporočilo o napaki? Kaj je v datoteki UCF? Morda bomo morali videti vaš HDL tudi datoteke. Če ne uporabite datoteko UCF, ne popolna brez sporočil o napakah? Ali ste sposobni zgraditi druge projekte uspešno, ali je to vaš prvi projekt?

 

[adilsaleem]

To ni moj prvi projekt, imam been using to za precej časa. . UFC datoteka dati napaka "ni neto (s) found" za proge, na katerih imam določene surovine. Mislim, da. VHD datoteke ne smejo biti tukaj dodal. Bom poskusil poslati po elektronski pošti.

 

[echo47]

Poskušajte ugotoviti, kaj se razlikuje od vaših prejšnjih uspešnih projektov in trenutno težavno projekta. Jaz sem Verilog fant, tako da lahko imam težave s svojim VHDL. Vendar, nekdo lahko pomagamo. Če je vaš VHDL in UCF so zelo kratki, jih lahko prilepite v vaše sporočilo s "šifro" oznake za lažje brati. Lahko pa stisnite nekaj manjših datotek in jo priložite sporočilu.

 

[adilsaleem]

tukaj je koda za to datoteko

 

[echo47]

Hi adilsaleem, sem imel nobenega problema sintetiziranjem vaše VHDL in UCF datotek. Vse vaše UCF pin naloge delal globe. Mogoče vaš ISE projekt nastavitve nepravilne, ali pa imate napačno različico ISE. Jaz sem z uporabo ISE 8.1.03i. I izbranih ciljnih napravo 3s200-4-ft256. Morate dodeliti pin številko "CLK".

 

[comsians]

Poskusite v ISE 8 različici

 

[agent_009]

ali ISE 8,1 različico