Pomoč O kristal

[siboy]

Generly, kako dolgo za 10MHz kristal oscilatorja za Oscilirati?
In kako približno 40MHz?
Ali je točen za uporabo Predosjećaj simulirati?Ker sem uporabo začetnega toka (okoli 500nA) za Induktor (v kristalu), acturally osc se lahko začne z hrupa sedanjih, ne knnow vreme je simulacija
za začetek se lahko zaupate.

 

[ricklin]

Navadno nekaj sto do nekaj mikronov mili-sekundah.Simulacijo ne more zaključiti vseh realnih pogojih, xtals ima lahko isti RLC equivelants vendar različna mehanik značilnosti.

 

[siboy]

Hvala!
Ponavadi raste s kristalno pogostost, začetni čas zmanjša, kajne?Ali je realistično ocillate v 50us?Želim odločiti ponastaviti čas za digitalna vezja.Po ponastaviti čas, osc treba izhodno pravokotnika val, da je digitalna vezja
je ura.Torej, ne vem če bom lahko zaupate Predosjećaj
je rezultat simulacije.

 

[ricklin]

ponavadi 50us ni tako zanesljiva.V začetni čas giblje zelo z močjo največ sheme, xtal mehanika ali tako.Nisem seznanjen z digitalno vključevanje, zakaj ne samo uporabo nekaterih synchrous ponastavite, ko ne skrbi zagonski čas.

 

[leehying]

50us ni zanesljiv!

Mislim, da bi morali spremeniti svojo zasnovo, da nekdo, ki je začetni čas ni brigalo.

 

[siboy]

Hvala!
Torej, kako naj bi jaz design moje digitalne vezje
za časovni okvir, v moj sistem.Digitalnih del potrebujemo oscilator ponudijo kot CLK.Jih je treba ponastaviti po moči.Ali to pomeni, moj ponastaviti čas daljši od osc
za začetek?

 

[FVM]

as already suggested.

Rešitev je sinhron reset,
kot je že bilo predlagano.Namesto sprostitev Sinkroni ponastavite na prvo uro rob, kot običajno, lahko dodate nekaj zakasnitve ciklov z nasprotno.Jaz sem splošno using to tehniko (v kombinaciji z notranjim POR) za programirljivi logični, če ni zunanjih reset na voljo.

 

[siboy]

Hvala!FVM!
Moje mnenje je podobno s tabo.Sem že izdelal POR vezja, ki tvori reset impulzov (Reset_POR) o 50us.In bo uporabljal v nasprotju s štetje clk_osc's posedge in proizvodnjo druge reset impulzov (Reset_OSC).
Potem pa "ALI" delovanje na teh dveh signalov da bi dobili moj finite reset: Reset = Reset_POR | Reset_OSC.To je končno reset signal daljši v Nekdanji dveh Ponastavljanje signalov.
Kako pa misliš o tem?In na splošno, koliko ciklov je treba prešteti?Želim si, da bi dobili svoje mnenje!Najlepša hvala!

 

[FVM]

I so le manjše spremembe, namesto ali-ing zunanjih ponastavite z zamudo generator proizvodnje, zunanji reset zažene odlašanja generator.To je podobna običajni sinkronizirana ponastavite na ta vidik: Konstatiran ansychronously, sprosti synchronously.

 

[siboy]

Torej vam pomeni: ne glede na zunanje reset je dovolj dolgo, vam dodaj zamudo na ponastaviti čas.Kajne?

Na splošno, koliko
je CLK ciklov si dodati?
Hvala lepa!

 

[FVM]

Pomembna točka je, da želim imeti Sinkroni reset v vsakem primeru.Jaz sem z uporabo samo nekaj ciklov, vendar lahko več za nekatere uporabe.