Po kakšnih korakih za oblikovanje vezja z uporabo Verilog?

[test_out]

Kateri koraki so potrebni za načrtovanje vezij z uporabo Verilog, da je končni rezultat!

hvala

 

[Vishwa]

Obstajajo različne načine za model digitalnega vezja, v Verilog kot gatelavel modeliranje, vedenjske modeliranje, podatkovno vodeni modeliranje, strukturno modeliranje.Glede na vaše requrement, značilnosti in kompleksnosti, boste morali odločiti vaš design modeliranje.

 

[phoenixfeng]

je relativna, s katero se izvaja u sprejme: FPGA ali ASIC

 

[laglead]

algoritem -> arhitektura ---> kodiranje ----> simulacija ----> preverjanje ---> sinteza

 

[allanweee]

vi moči začeti to orodje FPGA.Xilinx ali altera.
, ki bodo pomagali, da veš ti setps.

 

[Salma Ali Bakr]

u moči začeti učiti Verilog, ki jih izvajajo preproste primere nato se gibljejo do bolj zapletenih ... HDL chip design by Smith je dobro knjigo za začetek,,,, pa tudi dele za VHDL vodilna vas skozi različne faze načrtovanja: D