Plz približno eno sloves tega problema

[Mkanimozhi]

Živjo,
v spodaj navedeni program i pridobivanje zmota na tem področju
ts1 (k) = redu_mem (k), ali je veljaven pogoj pregled,
Tukaj ts1 je 8 bitni in vektorski
rdu_mem je pomnilnik predstavlja signaljaz sem vse to je moja napaka= Ne morejo imeti takšnih operandov v zvezi s tem.moj programproces (CLK, RST, ts1, main_mem, k)
začeti
if (rst = '0 ') then
status1 <= (drugi => '0 ');
elsif (CLK = "1" in clk'event), nato pa
za k, v 0-7 zanke
if (main_mem (k) = "00000000" in ts1 (k) = redu_mem (k) in ts1 (k) = '0 ') then
status1 (k) <= '1 ';
--
elsif (main_mem (k) / = "00000000" in ts1 (k) = redu_mem (k) in ts1 (k) = '1 '), potem --//|| t1 ==' b1) / * & & memory1 [i ]! == 8'b0) * /
status1 (k) <= '0 ';
end if;
end loop;
end if;
koncu postopka;

kanimozhi

 

[ring0]

Ali lahko objava izjave o vaših signalov?

 

[radix]

Kot je bilo omenjeno ring0, tvoj signal izjave, bi bilo lepo, ampak sem želel opozoriti nekaj drugega ven.

V pogojih ste preverjanje imate naslednje:

ts1 (k) = redu_mem (k) in ts1 (k) = '0 '

in

ts1 (k) = redu_mem (k) in ts1 (k) = '1 '

V obeh primerih ts1 (k) = redu_mem (k) kontrola ni potrebna, ker pogoj je le, če res ts1 (k) = '0 "ali" 1 ".

Radix

 

[Mkanimozhi]

Živjo,

Tukaj ts1 (k) = redu_mem (k)

signal ts1: std_logic_vector (7 downto 0);

Tip redu_memory je array (0 do 7) std_logic_vector (7 downto 0);

signal redu_mem: redu_memory;

zdaj u lahko razumeti, da je vektor ts1 podatki in redu_mem je signal za dostop do redu_memory, sedaj povedal rešitev.

kanimozhi.M

 

[radix]

Ni ravno prepričani, kaj poskušate narediti, vendar izgleda, problem je lahko, da ste primerja ts1 (k), ki je en košček std_logic s redu_mem (k), ki je tekoč v obstati std_logic_vector (7 downto 0) .

Morda, kaj želite storiti, je preveriti ts1 = redu_mem (k) ne ts1 (k) = redu_mem (k)?

Radix