PLL

[mouzid]

Dragi prijatelji,
Moram vam pomagajo pri oblikovanju filter za PLL ob kot refernce ure 500 MHz in močjo 8 GHz.
Filter se vstavi med KP in VCO že izdelana.
Please help.

 

[AdvaRes]

Rabim tudi vedeti več o tem vprašanju.
Vse dokumente, razpravlja o tej knjigi?

 

[mouzid]

Ali je moje vprašanje je težko?
Please help!

 

[nandu]

Najprej je vse, kar morate odločiti, če želite uporabljati aktivni ali pasivni filter.Naj povem vam oblikujemo enostavnejši od dveh, ki je pasivni filter.Sedaj se morate odločiti na pasovno širino vaše PLL (ki je pogostost na Predskazati parcele, kjer je zanka dobiček na PLL prečka 0db).Pasovne širine, mora biti manjša od 10% referenčne signala 500MHZ.Navadno je približno 1% ali celo manj.A manjšo pasovno širino več vzrokov za zaklepanje krat, vendar manjše reference feedthrough za proizvodnjo in tudi manjši hrup od referenčnega vira.

Ker ne uporabljate polnjenje črpalke, vašim mora biti
2. Da PLL ob 2 integratorjev v zanko (s KP in VCO).Torej boste morali uvesti nič, da bi zanka stabilna.Najenostavnejši način je, da se je upor vzporedno z kondenzator z zanko filter.Za nič, mora biti postavljena tako, da imate veliko dušenja faktor (4 ali več mogoče).

Torej vidite zanke filtra v PLL zanki določi celotno dinamiko.Težko je compress vse to v en mesage.Želel predlagam, da greš skozi nekaj knjigo pred skoki v načrtovanje.

 

[wilwal]

Kot PLL oblikovalec, bom vam predlagamo uporabo programske opreme za oblikovanje zanke filter, namesto da bi dobili v veliko matematike (zlasti Laplace transformacije) in nadzor theory.Some od programske opreme, ki jo lahko uporabljajo, odvisno od vaše min in max frekvenca je loop.One da sem ugotovil, enostaven za uporabo, je SDV simPLL (kjer lahko vpišete vse parametre iz VCO in drugih componets v PLL) ali ena nacionalna semiconductors.I kažejo kot praktično inženir, glede na vaše VCO tuning napetost, boste morda morali pasivno ali aktivne zanke filter.

Če ste intersted v podrobnosti PLL i predlaga naslednje vire:
1.Phase zaklepanje osnov: William F. Egan
2.Frequency sinteza s fazo zaklepanje: William Egan: založniku Wiley
3.Some odlično bele knjige o PLL design na analogna naprav spletni strani.

Prav tako sem bil intersted vedeti, če ste načrtovanju vsakega sestavnega dela znotraj PLL sami ali ga uporabljate tretjo stranko componets?Doda po 51 minut:Mimogrede vse to programska oprema prosto download.I zlasti spodbujajo vas, da uporabite eno ADI če uporabljate Analog naprave synthesizers.Downlod je andd pogled na pomoč, kjer boste našli veliko tehnični materiali za filtre zanke in vrste. Vse najboljše

 

[nandu]

@ Mouzid
Prišlo je do napake v mojem prejšnjem sporočilu.Da bi dobili nič, kar potrebujete, da so dajatve, črpalka vožnje niz kombinacija upor in kondenzator, in ne kot vzporedno kombinacijo sem imel omenjen.

 

[mouzid]

Hvala za vaše odgovore razdelana.Strjena lava vi prosim upload Dokumentacija v zvezi s tem vprašanjem?

 

[wilwal]

I cant upload materialov i so na PLL.I sem nov član in rabim način, da gremo ven iz this.Mauzid daj mi svoj e-naslov in poslali bom na vas.

 

[jecyhale]

mouzid wrote:

Dragi prijatelji,

Moram vam pomagajo pri oblikovanju filter za PLL ob kot refernce ure 500 MHz in močjo 8 GHz.

Filter se vstavi med KP in VCO že izdelana.

Please help.

 

[dfrndez]

Še en dober vir "CMOS PLL Synthesizers: Analysis and Design", ki ga Sinencio.Filter ni zelo nepomembno.Moral bi prebrati nekaj osnovnih besedil vsaj podobno Razavi's (Design and Analysis of CMOS Analog Circuits) knjige, bo vedno tradeoff med stabilnost v fliter in upravljalnem vodu Mreškati (ali pridobivanje območju).Zato morate najprej vedeti fazi stopnja želite za PLL in lahko simulira obnašanje uporabo MATLAB in enačbe za odprto zanko dobiček v Razavi's.