PLL simulacija problem

[wccheng]

Dear all,

Jaz sem za simuliranje prehodno PLL v shematski pogled.Vendar pa je tako čudno z mano.Prvič, imam namen QVCO.To bi Oscilirati 4GHz pri 0.9V napetosti Vctrl.Imam vključena proizvodnja nakladanje, ko sem design QVCO.Potem, delam celotno simulacije PLL rezultat.Meni, da Vctrl = 0.7V, da bi dobili stabilen.Vendar pa je moj partner z isto vezje in zagnati simulacijo v drugem računalniku.Daje Vctrl = 0.85V, da bi dobili stabilen.Zakaj se je to zgodilo?Ali moram nastaviti nekaj v simulaciji, da bi dobili skladne rešitve?

Hvala

wccheng

 

[tlihu]

Same netlists?Isti parameter model?Morebitna razlika?OS?Prosimo, daje več podrobnosti.

 

[wccheng]

vsi so istiDodano po 3 ure 6 minut:Will transisent čas korak vpliva simulacijo rezultat v celoti simulacije PLL?

 

[LVW]

wccheng wrote:Will transisent čas korak vpliva simulacijo rezultat v celoti simulacije PLL?