PLI

[Joyee]

Sedaj bi želel sestaviti na testbench v C, pa moj model, ki ga sestavljajo Verilog.Torej, kdo ve, kako, da jih povežete skupaj v simulacijo?Ali je treba PLI?Additionally, ki bi lahko vljudno razložite PLI v podrobnosti?

Thanks in advance!

 

[alledauser]

Kolikor vem, se morate sestaviti vaš testbench v verilog.Vendar pa lahko koda modelov v C, in jih zavezuje, da se vaš simulator uporabo PLI.PLI je opredeljeno v I * EE verilog Std.Prav tako lahko najti veliko spletnih virov in kodiranje primeri.Samo poskusite navadno iskanje.
s spoštovanjem

 

[Joyee]

Ja, vem.Si poskusil FPGA Advantage?Samo hočem, da sestavite na tester v C. In bom priključite tester in UUT (enota, ki se preskuša).Celotno podjetje, je treba preskusno napravo, imenovano, kajne?Zato mislim, vaša metoda je prav.

Hvala!

 

[CatKing]

Preverjanje dokumentov M0d * lSim, boste našli veliko PLI sklicevanja