plavajoča točka algoritma na FPGA

[J_expoler1]

Kako disign ALU 32Bit ali 16-bitno plavajočo vejico na FPGA algoritem

 

[Ace-X]

Preverite priloženi VHDL plavajočo vejico knjižnico.Ace-X.
Oprostite, toda morate prijavo na ogled te priloge

 

[ASIC]

Vsakdo ima IEEE floating point spec?ASIC

 

[ppkliu]

si lahko preberete IEEE754 papir,
Samo boste razumeli.

 

[robinh]

VHDL koda za FPU, deluje s sintezo?

 

[moloned]

Poskusite naslednje povezave:

http://www.opencores.org/projects/fpu/

http://www.opencores.org/projects/cf_fp_mul/