Perferd bit Da bi se izognili cds_thru v synthisies RTL za VHDL

[jmoore180]

Hi. Sem bil tava kaj ljudje delajo v industriji pri pisanju VHDL kodo za sintezo? Vedno sem uporabljal (n downto 0) za std_logic_vectors. Vendar, ko je za kodiranje RTL moramo uporabiti (0 do n), tako da avtobus naročanje tekme privzeto naročanje v virtuozno, da bi se izognili uporabi cds_thru želite spremeniti vrstni red avtobus tj. Razloge za izogibanje cds_thru je ni združljiv z nekaterimi simulatorji (ultra_sim) in si Ročaj jo nadomestiti z 0,001 ohm upor. Torej, kaj je pogostejša v industriji (n downto 0) z cds_thru ali (0 do n)?