osnovna vezja, blok v PLL ali ura generator

[baichi]

Hi all, priložite je osnovno vezje blok uporabo v PLL ali ura generator, morda je osillator ali zapah ali karkoli, problem je, ne vem točno podrobnosti tega circuit.If kdo ve rešitev, prosim, pomagaj mi.

glede

 

[baichi]

Pravzaprav, ta struktura je neke vrste top novih tehnologij, zdaj sem naredil moj IC inženir zasnove delovnih mest za 4 leta in sem havn't ga videl.Jaz boste cenili guys pomoč.

 

[AdvaRes]

Hi,
Vezje je nepopolna.I stvar (če je izpolnjeno) daje 5 razsmerniki razlike VCO.

 

[baichi]

hi AdvaRes,
na samem začetku, sem thougt je VCO, sedaj pa, mislim, da je način CML uporabo delilnika v PLL.vsak blok je filp D-flop.Nisem zelo prepričan.Dodane po 5 minutah:Sem rekel, da ni VCO za razlog, da smo že priznane naše VCO v našem sistemu.uporabljamo LC-VCO in L ni vključen v tem delu.