Opla v sistem Verilog

V

vjm16

Guest
Hi all,

Ali je potrebno, da je globoko razumevanje oops da bi se naučili sistema verilog?(Ne srce, kot je zdaj, da novi sistem verilog)

Hvala vnaprej,
vjm

 
Nov .... dobro, če u znanje verilog ...... saj bo začela u u bodo spoznali.

-Manmohan

 
Samo nekaj osnovnega razumevanja v OOP in C ...
Lahko začnete obravnavi lrm SV in u bo razumel te pojme ....Ni potrebe, da si delal skrbi abt OOP in C !!

 
Če ste uporabili vera / e ne, koncepti so enaki.
ni potrebe da se naučijo c .

 
definitely, OOP koncept je koristno, da poberem.pls glej to nit tudi:
ftopic275946.html

 
ni potrebno vedeti, OOP v celoti, vendar temeljna understaning je bistvenega pomena.
Preberite Chris Spear's book System Verilog.S spoštovanjem,
Sanjay

 
Lahko se naučiš osnovni koncept OOP, potem lahko začnete uporabljati SystemVerilog.Poskusi na primer koda je koristna.

 
Samo začeti učiti SV,

U lahko naučijo Opla z SV.Ni treba, da je predhodno znanje o oops začeti SV.Gopi
www.testbench.in

 
Kot drugi ljudje so rekli, ozadje v OOP je koristna, vendar ne nujno potrebna za začetek Systemverilog.

Systemverilog ima več različnih območjih osredotočiti: design & modeliranje (RTL), preverjanje (TB), trditve in pokritost.

Preverjanje (TB) vidik je vsekakor največji izziv.In tukaj, kjer v ozadju OOP, ali drugi HVL (kot so e ali vera) resnično pomaga.

Jaz bi se osredotočila na učenje RTL konstruktov prvo, v praksi jih malo, nato reševanje TB konstrukti naslednjo.

 
vjm16 wrote:

Hi all,Ali je potrebno, da je globoko razumevanje oops da bi se naučili sistema verilog?
(Ne srce, kot je zdaj, da novi sistem verilog)Hvala vnaprej,

vjm
 

Welcome to EDABoard.com

Sponsor

Back
Top