o dll design

[newbie_1]

hi, lahko mi pojasnila o dll? in kaj interpolator faze, kako lahko jaz raba interpolator? in bo cenijo dober članek. hvala veliko newbie

 

[arsenal]

tukaj je nekaj dobrih članek

 

[blowfish]

Hai arsenal , Ali imate digitalni zamudo zaklenjena članek vezje zanke ali materialov v zvezi z digitalnim DLL, ki se lahko implmented uporabo Verilog ali VHDL simulacijskih orodij v celoti. Prav tako vam lahko pove, katera koli metoda, s katero lahko uporabljam orodje za simulacijo Digital (FPGA ADVANTAGE PRO) vezje izhod dati analogni orodje za simulacijo (Tanner / Tspice) signal vezja vhod ..

 

[arsenal]

[Quote = Blowfish] Hai arsenal , Ali imate digitalni zamudo zaklenjena članek vezje zanke ali materialov v zvezi z digitalnim DLL, ki se lahko implmented uporabo Verilog ali VHDL simulacijskih orodij v celoti. Prav tako vam lahko pove, katera koli metoda, s katero lahko uporabljam orodje za simulacijo Digital (FPGA ADVANTAGE PRO) vezje izhod dati analogni orodje za simulacijo (Tanner / Tspice) signal vezja vhod .. [/quote] hi Blowfish, kot da dll v Verilog model, lahko u se nanašajo na spletni strani vodnik oblikovalcev, lahko tudi u poskusite napisati s pomočjo števcev, in u lahko poskusite priloženo. in po u zaslužiti dll model nato u lahko uporabite spectreVerilog storiti mešano simulacijo signal z ustvarjanjem config pogled.

 

[edaforest]

Jaz sem začetnik. Ali obstaja nekaj dobrih predlogov za dll design? Hvala!: D

 

[zgz1983]

Hi arsenal kako lahko uporabite svoj Verilog model dll? Hvala!

 

[arsenal]

[Quote = zgz1983] Hi arsenal, kako lahko uporabite svoj Verilog model dll? Hvala [/quote] u lahko samo uporaba za coz simulacijo daje le vedenjski vzorec gradnikov dll, iz katerih lahko u vedeti, kaj konstruira DLL in kako deluje. hvala arsenal

 

[layer2000]

Lahko se ta dokument bo koristen

 

[blowfish]

Hai arzenal, je nekaj napak v Verilog kodo Stanford. Tudi nekaj kode manjkajo v podmodule. Lahko preverite delovanje številka in pošta dobre delovne kodo.