o cellbased digitalne backend

G

Guest

Guest
Po povzemanje rtl verilog do izhoda ravni, jaz raba Astro ustvariti postavitev GDS datoteko.GDS datoteka poteka preverjanje DR Kongo, vendar ne morem dobiti netlist ravni vezje ali shematični teči LVS / LPE preverjanja.

Vprašanja so:
1.Is je potrebno teči LVS / LPE preverjanje za cellbased design?
2. Če obstaja, kako lahko dobim netlist ravni vezja

hvala

 
Živjo,

Zadnjič, ko sem uporabo Calibre, je ukaz za prevajanje Verilog za nekaj zelo blizu Spice.Ta se nato uporabi za LVS.Ne spomnim imena ukaza, vendar je dokumentirano v priročniku.

To je enaka za Hercules.Ni prepričani o Assura.

S spoštovanjem,
Eng Han
www.eda-utilities.com

 
Uporaba Astro na smetišče določeno raven netlist vrata, nato pa traslate to netlist za začimbe, ki jih ukaz v2lvs v Calibre

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Nasmeh" border="0" />
 
hi fago

morem zaslužiti netlist ravni vrata,
ampak netlist prevedena iz postavitve
je eno raven krog.
LVS preverjanje ne uspe, kako priti vezje ravni
netlist iz astro ali zaslužiti ravni netlist od postavitve?

hvala

 
Če uporabljate Astro, lahko sledite na ta način:
"celica-> Repare Hierarhija Information", potem
"celica-> Hierarhija Verilog (netlist?) Out",
po tem, boste dobili netlist ravni vrata.
Uporaba Calibre ukaz "v2lvs-v-o xx.v. Xxx.spi", boste dobili spice netlist.Spremeni ta netlist o moči in ker informacije glede vaših zahtev, nekaj podobnega "GLOBAL VDD, VSS ali ........,. CONNECT VDD XX".Prav tako ne pozabite, tudi tisti netlist spice knjižnico.

<img src="http://www.edaboard.com/images/smiles/icon_smile.gif" alt="Nasmeh" border="0" />
 
hvala
bolan 'začeti to jasno kasneje, in povedal, ali to tovarna

 
ja, to tovarna!
in mislim, da za digitalno vezje, lpe je veliko preveč dela, da ne, zato me ne post_layout simulacija s sdf (ki jih primetime z astro's SDC proizvodnje).
Imam prav?

 
To lahko storite, da na ta način, ampak teče LPE bo bolje!

 

Welcome to EDABoard.com

Sponsor

Back
Top