Nizka vhodna izravnavo napetosti op-amp!

[rficdesigner]

Spoštovani, Moje ciljno op-amp zasnovani CMOS ima vhodno napetost odmika ~~~HEAD=dobj 100 UV. Iščem nekaj tehnik za zmanjševanje vnosa odmika napetost op-amp. Če imate kakšno idejo prosim delež. Hvala in imajo lep čas!

 

[rajanarender_suram]

našli priloženem dokumentu za sklic, bo u lahko dose 100uV izravnavo s tem architechture

 

[rficdesigner]

Hvala, rajanarender_suram!

 

[kwkam]

papir samo govoriti o sistemski odmik, na ravni 100uV. Naključno izravnavi se bo ubil. Edini način za napad na ta problem je z bipolarno vhodno stopnjo ali obrezovanje.

 

[dick_freebird]

Nominalna izravnavo pa nizka, je lepo - vendar boste morali ugotoviti naprave neusklajenosti v nekaj do 10mV območju in boste potrebovali neke vrste aktivnim odstranjevanjem, da bi dobili + /-100uV "stovepipe" distribucija. Lepo papir, čeprav.

 

[edge_tv]

Hi poglej za papir iz CC Enz in GC Temes "Circuit tehnik za zmanjšanje posledic pomanjkljivosti op amp: autozeroing, medsebojno povezana dvojno vzorčenje in helikopter stabilizacija". Dobro je povzetek. Ali dokumenti iz Delft U. kajne prav veliko te stvari

 

[rajanarender_suram]

[Quote = kwkam] papir samo govoriti o sistemski odmik, na ravni 100uV. Naključno izravnavi se bo ubil. Edini način za napad na ta problem je z bipolarno vhodno stopnjo ali obrezovanje. [/Quote] saj je območje par vhodnih povečuje naključno off-set tudi zmanjšuje, in ta vrsta vezja se izvaja, da bi dobili 50uV off-nastavljena na siliciju ,, pomembna stvar pri načrtovanju je rep tok impedanca jo prispevajo par je visoka in vhodni par površina mora biti velika, čeprav delajo v regiji pod-prag